制造半导体器件的方法和半导体器件技术

在制造半导体器件的方法中，在由半导体材料制成的沟道区域上方形成栅极介电层，在栅极介电层上形成第一阻挡层，在第一阻挡层上形成第二阻挡层，在第二阻挡层上形成第一功函调整层，去除第一功函调整层和第二阻挡层。在去除第一功函调整层和第二阻挡层之后，在栅极介电层上方形成第二功函调整层，并且在第二功函调整层上方形成金属栅电极层。本发明专利技术的实施例还涉及半导体器件。

Methods of manufacturing semiconductor devices and semiconductor devices

【技术实现步骤摘要】
制造半导体器件的方法和半导体器件
本专利技术的实施例涉及制造半导体器件的方法和半导体器件。
技术介绍
随着集成电路的按比例缩小的增长以及对集成电路速度要求的日益提高，晶体管需要具有越来越大的驱动电流以及越来越小的尺寸。因此开发了鳍式场效应晶体管(FinFET)。FinFET包括位于衬底之上的垂直半导体鳍。半导体鳍用于形成源极和漏极区域以及位于源极和漏极区域之间的沟道区域。形成浅沟槽隔离(STI)区域以限定半导体鳍。FinFET还包括栅极堆叠件，其形成在半导体鳍的侧壁和顶面上。栅极堆叠件包括多个介电材料层和导电材料。
技术实现思路
本专利技术的一些实施例提供了一种制造半导体器件的方法，包括：在由半导体材料制成的沟道区域上方形成栅极介电层；在所述栅极介电层上形成第一阻挡层；在所述第一阻挡层上形成第二阻挡层；在所述第二阻挡层上形成第一功函调整层；去除所述第一功函调整层和所述第二阻挡层；在去除所述第一功函调整层和所述第二阻挡层之后，在所述栅极介电层上方形成第二功函调整层；以及在所述第二功函调整层上方形成金属栅电极层。本专利技术的另一实施例提供了一种制造包括第一n型场效应晶体管(NFET)和第二n型场效应晶体管的半导体器件的方法，所述方法包括：在由第一n型场效应晶体管区域和第二n型场效应晶体管区域的每个的半导体材料制成的沟道区域上方形成栅极介电层；在所述栅极介电层上形成第一阻挡层；在所述第一阻挡层上形成第二阻挡层；在所述第二阻挡层上形成第一功函调整层；从所述第一NFET区域中去除所述第一功函调整层和所述第二阻挡层，同时在所述第二NFET区域中保留所述第一功函调整层和所述第二阻挡层；在从所述第一NFET区域中去除所述第一功函调整层和所述第二阻挡层之后，在所述第一n型场效应晶体管区域和所述第二n型场效应晶体管区域中形成第二功函调整层；以及在所述第二功函调整层上方形成金属栅电极层。本专利技术的又一实施例提供了一种半导体器件，包括：栅极结构，设置在沟道区域上方；以及源极/漏极区域，其中：所述栅极结构包括：栅极介电层，位于所述沟道区域上方；功函调整层，与所述栅极介电层直接接触；金属栅电极层，设置在所述功函调整层上方，所述功函调整层包括铝。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术。应该强调，根据工业中的标准实践，各个部件未按比例绘制，并且仅用于说明目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1A和图1B示出了截面图，并且图1C示出了根据本专利技术实施例的半导体器件的立体图。图2A和图2B示出了截面图，并且图2C示出了根据本专利技术实施例的半导体器件的立体图。图3A和图3B示出了截面图，并且图3C示出了根据本专利技术实施例的半导体器件的立体图。图4A、图4B、图4C和图4D示出了根据本专利技术实施例的半导体器件的顺序制造工艺的各个阶段的截面图。图5A、图5B、图5C、图5D、图5E和图5F示出了根据本专利技术实施例的半导体器件的顺序制造工艺的各个阶段的截面图。图5G示出了根据本专利技术实施例的制造半导体器件的工艺流程。图6A、图6B和图6C示出了根据本专利技术实施例的栅极堆叠件的各个配置。图7A、图7B、图7C、图7D、图7E和图7F示出了根据本专利技术实施例的半导体器件的顺序制造工艺的各个阶段的截面图。图8A、图8B和图8C示出了根据本专利技术实施例的半导体器件的顺序制造工艺的各个阶段的截面图。图9A、图9B、图9C和图9D示出了根据本专利技术实施例的半导体器件的顺序制造工艺的各个阶段的截面图。图10A、图10B、图10C和图10D示出了根据本专利技术实施例的半导体器件的顺序制造工艺的各个阶段的截面图。具体实施方式应当理解，以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，元件的尺寸不限于所公开的范围或值，但是可以取决于工艺条件和/或器件的期望特性。此外，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。为了简单和清楚起见，可以以不同比例任意绘制各个部件。在附图中，为了简化，可以省略一些层/部件。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等间隔相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，间隔相对术语旨在包括器件在使用或操作中的不同方位。器件可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的间隔相对描述符可以同样地作出相应的解释。另外，术语“由…制成”可以表示“包含”或“由…组成”。此外，在随后的制造工艺期间，在所描述的操作之间可以存在一个或多个附加操作，并且操作的顺序可以改变。在本专利技术中，短语“A、B和C中的一个”表示“A、B和/或C”(A、B、C、A和B、A和C、B和C或A、B和C)，除非另有说明，否则不表示来自A的一个元件、来自B的一个元件和来自C的一个元件。在整个专利技术中，源极和漏极可互换使用，并且源极/漏极是指源极和漏极中的一个或两者。在以下实施例中，可以在其它实施例中采用相对于一个实施例所描述的材料、配置、尺寸、工艺和/或操作(例如，一个或多个附图)，并且可以省略其详细描述。公开的实施例涉及半导体器件，具体地，涉及场效应晶体管(FET)的栅极结构及其制造方法。诸如本文公开的实施例通常不仅适用于平面FET，而且还适用于鳍式FET(FinFET)、双栅极FET、环绕栅极FET、欧米茄栅FET或全环栅(GAA)FET和/或纳米线晶体管，或在栅极结构中具有一个或多个功函调整材料(WFM)层的任何合适的器件。在FET结构中，构建具有低Vt的多个阈值电压(Vt)器件对于降低功耗和改进器件性能至关重要。金属栅极膜的成分和厚度在限定器件功函Vt方面起着至关重要的作用。可以通过调整设置在栅极介电层和体金属栅电极层(例如，W层)之间的一个或多个功函调整材料层(WFM)的材料和/或厚度，来实现具有不同阈值电压的多个FET。通常，通过使用栅极替换技术来形成金属栅极结构，其中，在较窄的高高宽比沟槽(栅极间隔)中形成栅极堆叠件，从该栅极堆叠件中去除牺牲栅极结构。随着器件的缩小，形成场效应晶体管的栅极堆叠件变得更具挑战性。困难包括在较窄的高高宽比沟槽中的金属填充能力，由于栅极间隔中的阻挡层导致的栅极间隔中的空间损失。具体地，当在栅极间隔的这种窄沟槽中的栅极介电层上形成一个或多个阻挡层和/或覆盖层时，沟槽的拐角处的阻挡层的总厚度往往比沟槽的底部平坦部分处的总厚度更厚。在这种情况下，形成在阻挡层上的功函调整层将不能充分地调整沟槽的拐角处的功函。这导致金属栅极结构的拐角处的阈值电压更高。为了减小或调整阈值电压，可以在形成功函调整层之前去除功函调本文档来自技高网...

【技术保护点】
1.一种制造半导体器件的方法，包括：/n在由半导体材料制成的沟道区域上方形成栅极介电层；/n在所述栅极介电层上形成第一阻挡层；/n在所述第一阻挡层上形成第二阻挡层；/n在所述第二阻挡层上形成第一功函调整层；/n去除所述第一功函调整层和所述第二阻挡层；/n在去除所述第一功函调整层和所述第二阻挡层之后，在所述栅极介电层上方形成第二功函调整层；以及/n在所述第二功函调整层上方形成金属栅电极层。/n

【技术特征摘要】
20181130 US 62/774,133;20191125 US 16/693,9881.一种制造半导体器件的方法，包括：
在由半导体材料制成的沟道区域上方形成栅极介电层；
在所述栅极介电层上形成第一阻挡层；
在所述第一阻挡层上形成第二阻挡层；
在所述第二阻挡层上形成第一功函调整层；
去除所述第一功函调整层和所述第二阻挡层；
在去除所述第一功函调整层和所述第二阻挡层之后，在所述栅极介电层上方形成第二功函调整层；以及
在所述第二功函调整层上方形成金属栅电极层。


2.根据权利要求1所述的方法，其中，所述第一阻挡层由TiN或掺杂有Si的TiN制成，并且所述第二阻挡层由TaN制成。


3.根据权利要求1所述的方法，其中：
所述第一功函调整层由TiN制成，以及
所述第二功函调整层由选自TiAl、TiAlC、TaAl、TaAlC和TiAlN组成的组中的一种制成。


4.根据权利要求2所述的方法，其中，通过湿蚀刻操作将所述第一功函调整层和所述第二阻挡层一起去除。


5.根据权利要求4所述的方法，其中，所述湿蚀刻操作的蚀刻剂包括选自NH4OH、H2O2和HCl组成的组中的至少一种。


6.根据权利要求2所述的方法，其中：
通过第一蚀刻操作去除所述第一功函调整层，并且通过使用与所述第一蚀刻操作不同的蚀刻剂的第二蚀刻操作去除所述第二阻挡层，
所述第一蚀刻操作是使用第一蚀刻剂的湿蚀刻，所述第二蚀刻操作是使用第二蚀刻剂的湿蚀刻，
所述第一蚀刻剂和所述第二蚀刻剂包括选自NH4OH、H2O2和HCl组成的组中的至少一种，以及
所述第一蚀刻剂与所述第二蚀刻剂不同。


7.根据...

【专利技术属性】
技术研发人员：李宜静，柯志欣，万幸仁，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71