鳍式场效应晶体管器件及其形成方法技术

本公开涉及鳍式场效应晶体管器件及其形成方法。一种形成半导体器件的方法包括：在栅极结构的相对侧上形成源极/漏极区域，其中栅极结构位于鳍之上并且被第一电介质层围绕；在第一电介质层中形成开口以暴露源极/漏极区域；使用等离子体增强化学气相沉积(PECVD)工艺选择性地在源极/漏极区域上的开口中形成硅化物区域；以及用导电材料填充开口。

Fin FET device and its forming method

【技术实现步骤摘要】
鳍式场效应晶体管器件及其形成方法
本公开总体涉及鳍式场效应晶体管器件及其形成方法。
技术介绍
由于各种电子组件(例如晶体管、二极管、电阻器、电容器等)的集成密度不断提高，半导体行业经历了快速增长。在大多数情况下，这种集成密度的提高是由于最小特征尺寸的反复减小，这使得更多的组件可以被集成到给定的区域中。鳍式场效应晶体管(FinFET)器件在集成电路中使用越来越普遍。场效应晶体管器件具有三维结构，该三维结构包括从衬底突出的半导体鳍。栅极结构环绕半导体鳍，该栅极结构被配置为控制FinFET器件的导电沟道内电荷载流子的流动。例如，在三栅极场效应晶体管器件中，栅极结构环绕半导体鳍的三个侧面，从而在半导体鳍的三个侧面上形成导电沟道。
技术实现思路
根据本公开的一个实施例，提供了一种形成半导体器件的方法，所述方法包括：在栅极结构的相对侧上形成源极/漏极区域，其中，所述栅极结构位于鳍之上并且被第一电介质层围绕；在所述第一电介质层中形成开口以暴露所述源极/漏极区域；使用等离子体增强化学气相沉积PECVD工艺选择性地在所述源极/漏极区域上的所述开口中形成硅化物区域；以及用导电材料填充所述开口。根据本公开的另一实施例，提供了一种形成半导体器件的方法，所述方法包括：确定用于在半导体结构的第一材料上形成第三材料的第一活化能；确定用于在所述半导体结构的第二材料上形成所述第三材料的第二活化能，所述第二活化能高于所述第一活化能；通过执行等离子体增强化学气相沉积PECVD工艺选择性在所述第一材料上沉积所述第三材料，其中，所述PECVD工艺的等离子体的平均能量高于所述第一活化能且小于所述第二活化能。根据本公开的又一实施例，提供了一种形成半导体器件的方法，所述方法包括：在鳍之上形成虚设栅极结构，所述虚设栅极结构被第一电介质层围绕，所述第一电介质层覆盖设置在所述虚设栅极结构的相对侧上的源极/漏极区域；用金属栅极结构替换所述虚设栅极结构；在所述第一电介质层中形成开口以暴露源极/漏极区域；通过执行等离子体增强化学气相沉积PECVD工艺，在所述源极/漏极区域上的所述开口的底部处选择性地形成硅化物材料，其中，用于所述PECVD工艺的RF源在所述PECVD工艺期间被周期性地打开和关闭；以及用导电材料填充所述开口。附图说明本公开的各个方面在与附图一起阅读时，最好通过以下具体实施方式中来理解。要注意的是，根据行业标准惯例，各种特征并未按比例绘制。事实上，为了便于讨论，可以任意增大或减小各种特征的尺寸。图1示出了根据一些实施例的鳍式场效应晶体管(FinFET)器件的透视图。图2-6、7A-7C、8-12、16、17A和17B示出了根据实施例的FinFET器件在各种制造阶段的各种截面视图。图13A-13C示出了各种实施例中的等离子体增强化学气相沉积(PECVD)工艺中等离子体的能级。图14示出了实施例中的用于在不同类型的材料之上层的沉积的活化能。图15示出了一些实施例中的具有不同工艺条件的各种PECVD工艺的沉积选择性。图18A和18B示出了根据实施例的FinFET器件的截面视图。图19示出了根据一些实施例的形成半导体器件的方法的流程图。具体实施方式以下公开提供了用于实施本专利技术的不同特征的许多不同实施例或示例。为简化本专利技术，下文描述了组件和布置的具体示例。当然，这些只是示例，而并非旨在进行限制。例如，在以下描述中，在第二特征之上或上形成第一特征可以包括第一特征和第二特征直接接触形成的实施例，并且还可以包括在第一特征与第二特征之间可以形成附加特征使得第一特征和第二特征不能直接接触的实施例。此外，空间相关术语(例如“下面”、“下方”、“下”、“上方”、“上”等)在本文中可用于便于描述一个元素或特征与另一个(多个)元素或特征的关系的说明，如图所示。除了图中所描绘的取向外，空间相关术语旨在涵盖使用或操作中的器件的不同取向。装置可以以其他方式取向(旋转90度或处于其他取向)，并且本文所使用的空间相对描述符同样可以相应地解释。本公开的实施例在形成FinFET器件的背景下进行讨论，并且具体而言是在源极/漏极区域之上选择性地沉积金属层以形成硅化物区域的背景下进行讨论的。所公开的选择性沉积方法也可以用于在不同材料之上的层的选择性沉积。在实施例中，在电介质层中形成开口以暴露晶体管的源极/漏极区域。接下来，使用等离子体增强化学气相沉积(PECVD)工艺在源极/漏极区域的开口中选择性地形成硅化物层，并且通过开口暴露的电介质层的侧壁基本上没有硅化物层。由于在PECVD工艺后，电介质层的侧壁基本上没有硅化物层，所以在形成硅化物区域后，不需要刻蚀工艺来从电介质层的侧壁上去除硅化物层，这避免了与刻蚀工艺相关的性能问题，例如硅化物区域的消耗和/或氧化。此外，由于电介质层的侧壁基本上没有硅化物层，所以开口的宽度(在电介质层的上表面处所测量的)更大，使得在随后的处理中用导电材料填充开口更容易，从而减少或避免在填充开口时形成空隙(例如，空的空间)。在一些实施例中，通过将PECVD工艺的等离子体的平均能量控制在源极/漏极区域上形成硅化物层的第一活化能以上而在电介质层上形成硅化物层的第二活化能以下(这是通过交替地打开和关闭PECVD工艺中使用的RF源来实现的)，来实现在源极/漏极区域上选择性形成硅化物层。此外，PECVD工艺的工艺条件(例如用于形成硅化物层的前驱气体(例如，用于形成包含钛的金属层的氢和四氯化钛)的流速之间的比率)被控制在特定范围内(例如，在1到2之间)，以实现硅化物层的选择性沉积。尽管所公开的实施例使用在源极/漏极区域之上选择性形成硅化物层作为示例，但所公开方法的原理可用于选择性地在不同材料的表面之上形成其他材料层。图1示出了透视图中的FinFET30的示例。FinFET30包括衬底50和在衬底50上方突出的鳍64。隔离区域62形成在鳍64的相对侧上，其中鳍64在隔离区域62上方突出。栅极电介质66沿着侧壁并位于鳍64的顶表面之上，并且栅极电极68位于栅极电介质66之上。源极/漏极区域80位于鳍64中并且在栅极电介质66和栅极电极68的相对侧上。图1还示出了后面的图中使用的参考截面。截面B-B沿着FinFET30的栅极电极68的纵轴延伸。截面A-A垂直于截面B-B，并且沿着鳍64的纵轴并在例如源极/漏极区域80之间的电流流动的方向上。截面C-C与截面B-B平行，并穿跨过源极/漏极区域80。为了清楚起见，随后的图引用了这些参考截面。图2-6、7A-7C、8-12、16、17A和17B是根据实施例的FinFET器件在各种制造阶段的截面视图。FinFET器件100类似于图1中的FinFET30，但具有多个鳍和多个栅极结构。图2-5示出了沿着截面B-B的FinFET器件100的截面视图。图6、7A、8-12、16和17A示出了沿着截面A-A的FinFET器件100的截面视图。图7B和7C示出了沿着截面C-C的FinFET器件100的实施例截面视图。图17B本文档来自技高网...

【技术保护点】
1.一种形成半导体器件的方法，所述方法包括：/n在栅极结构的相对侧上形成源极/漏极区域，其中，所述栅极结构位于鳍之上并且被第一电介质层围绕；/n在所述第一电介质层中形成开口以暴露所述源极/漏极区域；/n使用等离子体增强化学气相沉积PECVD工艺选择性地在所述源极/漏极区域上的所述开口中形成硅化物区域；以及/n用导电材料填充所述开口。/n

【技术特征摘要】
20181130 US 62/773,938;20190201 US 16/265,7471.一种形成半导体器件的方法，所述方法包括：
在栅极结构的相对侧上形成源极/漏极区域，其中，所述栅极结构位于鳍之上并且被第一电介质层围绕；
在所述第一电介质层中形成开口以暴露所述源极/漏极区域；
使用等离子体增强化学气相沉积PECVD工艺选择性地在所述源极/漏极区域上的所述开口中形成硅化物区域；以及
用导电材料填充所述开口。


2.根据权利要求1所述的方法，还包括：在填充所述开口之前，在所述开口中形成阻挡层，其中，所述阻挡层内衬所述第一电介质层的由所述开口暴露的侧壁并且内衬所述硅化物区域的顶表面。


3.根据权利要求1所述的方法，其中，所述PECVD工艺使用用于生成等离子体的RF源，其中，所述RF源在所述PECVD工艺期间被交替地打开和关闭。


4.根据权利要求3所述的方法，其中，所述PECVD工艺中所述等离子体的平均能量高于用于在所述源极/漏极区域上形成所述硅化物区域的第一活化能，并且低于用于在所述第一电介质层上形成所述硅化物区域的第二活化能。


5.根据权利要求4所述的方法，其中，在所述PECVD工艺的每个周期中，所述RF源在第一持续时间内打开并且在第二持续时间内关闭，其中，所述方法还包括通过调节所述第一持续时间和所述第二持续时间来调节...

【专利技术属性】
技术研发人员：洪敏修，张阡，赵翊翔，黄鸿仪，张志维，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71