鳍式场效应晶体管器件及其形成方法技术

本公开涉及鳍式场效应晶体管器件及其形成方法。在实施例中，一种形成半导体器件的方法包括：形成在衬底上方突出的鳍；在鳍上方形成栅极结构；在鳍中并且与栅极结构相邻形成凹槽；执行湿法蚀刻工艺以清洁凹槽；利用等离子体工艺来处理凹槽；以及在等离子体工艺和湿法蚀刻工艺之后执行干法蚀刻工艺以清洁凹槽。

Fin FET device and its forming method

【技术实现步骤摘要】
鳍式场效应晶体管器件及其形成方法
本公开总体涉及鳍式场效应晶体管器件及其形成方法。
技术介绍
由于各种电子元件(例如，晶体管、二极管、电阻器、电容器等)的集成密度持续提高，半导体工业经历了快速增长。在大部分情况下，集成密度的这种提高来自最小特征尺寸的重复减少，这允许将更多元件集成到给定区域中。鳍式场效应晶体管(FinFET)器件正变得普遍用于集成电路中。FinFET器件具有三维结构，其包括从衬底突出的半导体鳍。被配置为控制FinFET器件的导电沟道内的电荷载流子的流动的栅极结构环绕半导体鳍。例如，在三栅极FinFET器件中，栅极结构环绕半导体鳍的三个侧面，从而在半导体鳍的三个侧面上形成导电沟道。
技术实现思路
根据本公开的一个实施例，提供了一种形成半导体器件的方法，所述方法包括：形成在衬底上方突出的鳍；在所述鳍上方形成栅极结构；在所述鳍中并且与所述栅极结构相邻形成凹槽；执行湿法蚀刻工艺以清洁所述凹槽；利用等离子体工艺来处理所述凹槽；以及在所述等离子体工艺和所述湿法蚀刻工艺之后执行干法蚀刻工艺以清洁所述凹槽。根据本公开的另一实施例，提供了一种形成半导体器件的方法，所述方法包括：在衬底上方形成栅极结构；在所述衬底中并且与所述栅极结构相邻形成凹槽；执行等离子体工艺以处理所述凹槽；执行湿法蚀刻工艺以清洁所述凹槽；执行干法蚀刻工艺以清洁所述凹槽；以及在所述凹槽中形成外延源极/漏极区域。根据本公开的又一实施例，提供了一种形成半导体器件的方法，所述方法包括：在半导体鳍上方形成栅极结构；移除所述半导体鳍的位于所述栅极结构旁边的部分以形成凹槽；使用等离子体工艺来处理所述半导体鳍的由所述凹槽暴露的表面区域，其中，所述等离子体工艺通过移除所述半导体鳍的由所述凹槽暴露的部分来扩展所述凹槽的尺寸，其中，沿着所述半导体鳍的纵向方向测量的所述凹槽的宽度被扩展超过所述凹槽的深度；执行湿法蚀刻工艺以清洁所述凹槽；执行干法蚀刻工艺以清洁所述凹槽；以及在所述凹槽中外延生长源极/漏极区域。附图说明当结合附图阅读时，从以下详细描述中可以最好地理解本公开的各方面。应注意，根据工业中的标准实践，各种特征未按比例绘制。实际上，为了清楚讨论，可以任意增加或减小各种特征的尺寸。图1示出了根据一些实施例的鳍式场效应晶体管(FinFET)器件的透视图。图2-8、9A-9C、10、11、12A和12B示出了根据实施例的各个制造阶段的FinFET器件的各个截面图。图13示出了根据一些实施例的形成半导体器件的方法的流程图。具体实施方式以下公开内容提供了用于实现本专利技术的不同特征的许多不同实施例或示例。以下描述组件和布置的具体示例以简化本公开。当然，这些仅仅是示例，而不是限制性的。例如，在以下描述中在第二特征上方或之上形成第一特征可以包括其中第一和第二特征以直接接触被形成的实施例，并且还可以包括其中可以在第一和第二特征之间形成附加特征，使得第一和第二特征可能不直接接触的实施例。此外，本文可以使用空间相对术语(例如，“下”、“之下”、“下方”、“之上”、“上方”等)以便于描述，以描述一个元件或特征与如图所示的另一个(或多个)元件或特征的关系。除了图中所示的取向之外，空间相对术语旨在包括使用或操作中的设备的不同取向。装置可以以其他方式来定向(旋转90度或在其他取向上)，并且同样可以相应地解释本文所使用的空间相对描述符。在形成FinFET器件的背景下讨论本公开的实施例，并且具体地，在清洁所制备的FinFET器件的鳍中的凹槽以在凹槽中形成源极/漏极区域的背景下讨论本公开的实施例。尽管使用FinFET器件作为示例讨论了所公开的实施例，但所公开的方法还可以用于其他类型的器件，例如，平面器件。在一些实施例中，用于清洁半导体材料的表面的清洁方法包括顺序执行的三个清洁步骤。在实施例中，该三个清洁步骤包括顺序执行的等离子体清洁步骤、湿法蚀刻步骤和干法蚀刻步骤。在另一实施例中，该三个清洁步骤包括顺序执行的湿法蚀刻步骤、等离子体清洁步骤和干法蚀刻步骤。湿蚀刻步骤和干法蚀刻步骤可以移除半导体材料的表面处的氧化物层，而等离子体清洁步骤可以移除设置在氧化物层和半导体材料之间的诸如碳、氟化物和氧之类的杂质。在一些实施例中，通过利用氢自由基和原子氢(例如，H2气体)处理半导体材料的表面来执行等离子体清洁步骤。在一些实施例中，三步骤清洁方法用于清洁所制备的FinFET器件的鳍中的凹槽以外延生长源极/漏极区域，在这种情况下，等离子体清洁步骤不仅用作清洁工艺以除去杂质，并且还移除半导体材料的部分以调整凹槽的轮廓(例如，宽度、深度)。在一些实施例中，通过调节等离子体清洁步骤的压力，调节等离子体清洁步骤的横向蚀刻速率和垂直蚀刻速率之间的比率，这允许精细调整凹槽的轮廓。结果，可以微调漏极感应势垒降低(DIBL)，并且可以调节(例如，降低)器件的沟道电阻Rch和接触电阻Rsd。图1以透视图示出了FinFET30的示例。FinFET30包括衬底50和在衬底50上方突出的鳍64。在鳍64的相对侧上形成隔离区域62，并且鳍64在隔离区域62上方突出。栅极电介质66沿着鳍64的侧壁并且在鳍64的顶表面上方，并且栅极电极68在栅极电介质66上方。源极/漏极区域80在鳍64中并且在栅极电介质66和栅极电极68的相对侧上。图1进一步示出了在后面的图中使用的参考横截面。横截面B-B沿着FinFET30的栅极电极68的纵向轴线延伸。横截面A-A垂直于横截面B-B并且沿着鳍64的纵向轴线，并且在例如源极/漏极区域80之间的电流流动的方向上。截面C-C平行于截面B-B并且跨源极/漏极区域80。为清楚起见，后续附图参考这些参考截面。图2-8、9A-9C、10、11、12A和12B是根据一些实施例的各个制造阶段的FinFET器件100的截面图。FinFET器件100类似于图1中的FinFET30，但具有多个鳍和多个栅极结构。图2-5示出了沿横截面B-B的FinFET器件100的截面图。图6-8、9A、10、11和12A示出了沿横截面A-A的FinFET器件100的截面图。图9B和9C示出了沿横截面C-C的FinFET器件100的实施例截面图。图12B示出了沿横截面B-B的FinFET器件100的截面图。图2示出了衬底50的截面图。衬底50可以是半导体衬底，例如，体半导体、绝缘体上半导体(SOI)衬底等，其可以是掺杂的(例如，使用p型或n型掺杂剂)或未掺杂的。衬底50可以是晶圆，例如，硅晶圆。通常，SOI衬底包括在绝缘体层上形成的半导体材料层。绝缘体层可以是例如掩埋氧化物(BOX)层、氧化硅层等。绝缘体层设置在衬底上，衬底通常是硅或玻璃衬底。也可以使用其他衬底，例如，多层或梯度衬底。在一些实施例中，衬底50的半导体材料可包括硅；锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP；或其组合。...

【技术保护点】
1.一种形成半导体器件的方法，所述方法包括：/n形成在衬底上方突出的鳍；/n在所述鳍上方形成栅极结构；/n在所述鳍中并且与所述栅极结构相邻形成凹槽；/n执行湿法蚀刻工艺以清洁所述凹槽；/n利用等离子体工艺来处理所述凹槽；以及/n在所述等离子体工艺和所述湿法蚀刻工艺之后执行干法蚀刻工艺以清洁所述凹槽。/n

【技术特征摘要】
20181130 US 62/773,909;20190603 US 16/430,1771.一种形成半导体器件的方法，所述方法包括：
形成在衬底上方突出的鳍；
在所述鳍上方形成栅极结构；
在所述鳍中并且与所述栅极结构相邻形成凹槽；
执行湿法蚀刻工艺以清洁所述凹槽；
利用等离子体工艺来处理所述凹槽；以及
在所述等离子体工艺和所述湿法蚀刻工艺之后执行干法蚀刻工艺以清洁所述凹槽。


2.根据权利要求1所述的方法，还包括：在所述凹槽中形成外延源极/漏极区域。


3.根据权利要求1所述的方法，其中，所述栅极结构包括栅极电极以及沿着所述栅极电极的侧壁设置的栅极间隔件，其中，所述等离子体工艺扩展所述凹槽的宽度，使得所述凹槽的侧壁与所述栅极电极的相应侧壁之间的距离减少。


4.根据权利要求3所述的方法，其中，所述等离子体工艺选择性地移除所述鳍的由所述凹槽暴露的部分，而不攻击所述栅极结构的所述栅极间隔件。


5.根据权利要求3所述的方法，其中，所述凹槽的深度经由所述等离子体工艺保持基本不变。


6.根据权利要求1所述的方法，其中，所述等离子体工艺沿着第一方向以第一蚀刻速率移除所述鳍的由所述凹槽暴露的部分，并且沿着第二方向以第二蚀刻速率移...

【专利技术属性】
技术研发人员：林哲宇，李健玮，陈建鸿，萧文助，杨育佳，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71