半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供基底，基底包括衬底和凸立于衬底上分立的鳍部；对鳍部进行切断处理，形成通槽，通槽底面与衬底表面齐平，或者低于衬底表面；形成填充满通槽的绝缘层；形成横跨绝缘层的第一栅极结构，第一栅极结构覆盖绝缘层的顶壁和侧壁；形成横跨鳍部的第二栅极结构，第二栅极结构覆盖鳍部的部分顶壁和部分侧壁；在第二栅极结构两侧的鳍部中形成源漏掺杂层。本发明专利技术绝缘层填充满鳍部中的通槽，使得绝缘层的顶壁与鳍部的顶壁齐平，绝缘层的侧壁与鳍部的侧壁齐平，鳍部的顶壁和侧壁具有良好的均一性，覆盖绝缘层顶壁和侧壁的第一栅极结构出现倾斜或歪倒的概率较低，进而有利于改善器件的性能以及器件性能的均一性。

Semiconductor structure and its formation method

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-SemiconductorField-EffectTransistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinchoff)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(ShortChannelEffects，SCE)更容易发生。因此，为了减小短沟道效应的影响，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinField-EffectTransistor，FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。
技术实现思路
本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，优化半导体结构的性能。为解决上述问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括衬底和凸立于所述衬底上分立的鳍部；对所述鳍部进行切断处理，形成通槽，所述通槽底面与所述衬底表面齐平，或者低于所述衬底表面；形成填充满所述通槽的绝缘层；形成横跨所述绝缘层的第一栅极结构，所述第一栅极结构覆盖所述绝缘层的顶壁和侧壁；形成横跨所述鳍部的第二栅极结构，所述第二栅极结构覆盖所述鳍部的部分顶壁和部分侧壁；在所述第二栅极结构两侧的所述鳍部中形成源漏掺杂层。可选的，形成通槽的步骤中，沿所述鳍部延伸方向，所述通槽的开口宽度为10纳米至30纳米。可选的，形成通槽的步骤包括：在所述鳍部露出的所述衬底上形成掩膜层，所述掩膜层的表面高于所述鳍部的顶壁，所述掩膜层露出待切断区域的所述鳍部；采用湿法刻蚀工艺去除待切断区域的所述鳍部，形成通槽；形成所述通槽后，去除所述掩膜层。可选的，所述掩膜层包括底部抗反射涂层以及位于所述底部抗反射涂层表面的光刻胶层。可选的，去除所述掩膜层露出的所述鳍部，形成通槽的步骤还包括：在形成所述掩膜层后、形成所述通槽之前，在所述掩膜层露出的所述鳍部内掺杂离子，使得所述切断处理对掺杂处理的所述鳍部的刻蚀速率大于对未掺杂处理的所述鳍部的刻蚀速率。可选的，通过离子注入的方式在所述掩膜层露出的所述鳍部内掺杂离子。可选的，所述掺杂锗离子的工艺参数包括：锗离子的注入能量为5Kev至10Kev，锗离子的注入剂量为5.0E13原子每平方厘米至4.0E14原子每平方厘米，注入方向与所述鳍部侧壁的夹角为30度至60度。可选的，所述鳍部的材料为硅，在所述掩膜层露出的所述鳍部上掺杂的离子为锗离子，形成锗化硅；所述湿法刻蚀工艺采用的刻蚀溶液为氯化氢溶液。可选的，所述鳍部的材料为硅，在所述掩膜层露出的所述鳍部上掺杂的离子为氧离子，形成氧化硅；所述湿法刻蚀工艺采用的刻蚀溶液为氢氟酸溶液。可选的，在所述掩膜层露出的所述鳍部内掺杂离子后，采用湿法刻蚀工艺去除待切断区域的所述鳍部，形成通槽前，在所述掩膜层露出的所述鳍部上掺杂氩离子。可选的，所述基底还包括位于所述鳍部上的鳍部掩膜层，在所述通槽中形成绝缘层的步骤包括：形成覆盖所述鳍部的绝缘材料层，所述绝缘材料层填充满所述通槽，且覆盖所述鳍部掩膜层；对所述绝缘材料层进行平坦化处理；以所述鳍部掩膜层为掩膜回刻蚀所述绝缘材料层，位于所述鳍部掩膜层正下方的绝缘材料层作为所述绝缘层；形成所述绝缘层后，去除所述鳍部掩膜层。可选的，以所述鳍部掩膜层为掩膜回刻蚀所述绝缘材料层，形成所述绝缘层的步骤中，回刻蚀去除部分厚度的绝缘材料层，保留的绝缘材料层作为隔离结构。可选的，采用流动式化学气相沉积工艺形成所述绝缘材料层。可选的，所述绝缘层的材料为氧化硅、氮化硅或氮氧化硅。可选的，所述第一栅极结构和第二栅极结构在同一步骤中形成；形成所述第一栅极结构和第二栅极结构的步骤包括：形成覆盖所述鳍部的栅极材料层，在所述栅极材料层上形成栅极掩膜层，以所述栅极掩膜层为掩膜，刻蚀所述栅极材料层，形成第一栅极结构和第二栅极结构。可选的，所述基底还包括：形成在所述鳍部上的缓冲层和位于所述缓冲层上的鳍部掩膜层。相应的，本专利技术实施例还提供一种半导体结构，包括：衬底；鳍部，分立于所述衬底上；绝缘层，位于所述鳍部中，在沿所述鳍部延伸方向上，所述绝缘层适于将所述鳍部切断为两部分；第一栅极结构，横跨所述绝缘层，且所述第一栅极结构覆盖所述绝缘层的顶壁和侧壁；第二栅极结构，横跨所述鳍部，且所述第二栅极结构覆盖所述鳍部的部分顶壁和部分侧壁；源漏掺杂层，位于所述第二栅极结构两侧的所述鳍部中。可选的，沿所述鳍部延伸方向，所述绝缘层的宽度为10纳米至30纳米。可选的，所述绝缘层的材料为氧化硅、氮化硅或氮氧化硅。与现有技术相比，本专利技术实施例的技术方案具有以下优点：本专利技术实施例在形成通槽后，形成填充满所述通槽的绝缘层，形成横跨所述绝缘层的第一栅极结构，所述第一栅极结构覆盖所述绝缘层的顶壁和侧壁。本专利技术实施例，所述绝缘层填充满所述鳍部中的所述通槽，使得所述鳍部与绝缘层共同组成的形貌与形成通槽前的鳍部的形貌相同，形成在所述第一栅极结构侧壁上的侧墙层底部具有稳固的支撑，后续制程中去除所述第一栅极结构，形成第一金属栅极结构时，所述侧墙层出现弯曲或倾斜的概率降低，使得形成的所述第一金属栅极结构弯曲或倾斜的概率降低，所述第一金属栅极结构与相邻的源漏掺杂层发生电连接的概率降低，优化了半导体结构的电学性能。可选方案中，在所述鳍部露出的所述衬底上形成掩膜层，所述掩膜层的表面高于所述鳍部的顶壁，所述掩膜层露出待切断区域的所述鳍部；在待切断区域的所述鳍部中掺杂离子，用于改变切断处理时所述掩膜层露出的所述鳍部的刻蚀速率，使得所述待切断区域的所述鳍部材料更易去除。附图说明图1至图4是一种半导体结构的形成方法中各步骤对应的结构示意图；图5至图14是本专利技术实施例半导体结构的形成方法一实施例中各步骤对应的结构示意图；图15为本专利技术实施例半导体结构的结构示意图；图16为本专利技术实施例半导体结构沿平行于鳍部延伸方向的剖视图。具体实施方式由
技术介绍
可知，目前所形成的器件仍有性能不佳的问题。现结合一种半导体结构的形成方法分析器件性能不佳的原因。参考图1至图4，示出了一种半导体结构的形成方法中各步骤对应的结构示意图。如图1所示，在衬底1上形成多个分立的鳍部2，利用单次扩散切断工艺(SingleDiffusionBreak，本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：/n提供基底，所述基底包括衬底和凸立于所述衬底上分立的鳍部；/n对所述鳍部进行切断处理，形成通槽，所述通槽底面与所述衬底表面齐平，或者低于所述衬底表面；/n形成填充满所述通槽的绝缘层；/n形成横跨所述绝缘层的第一栅极结构，所述第一栅极结构覆盖所述绝缘层的顶壁和侧壁；/n形成横跨所述鳍部的第二栅极结构，所述第二栅极结构覆盖所述鳍部的部分顶壁和部分侧壁；/n在所述第二栅极结构两侧的所述鳍部中形成源漏掺杂层。/n

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括衬底和凸立于所述衬底上分立的鳍部；
对所述鳍部进行切断处理，形成通槽，所述通槽底面与所述衬底表面齐平，或者低于所述衬底表面；
形成填充满所述通槽的绝缘层；
形成横跨所述绝缘层的第一栅极结构，所述第一栅极结构覆盖所述绝缘层的顶壁和侧壁；
形成横跨所述鳍部的第二栅极结构，所述第二栅极结构覆盖所述鳍部的部分顶壁和部分侧壁；
在所述第二栅极结构两侧的所述鳍部中形成源漏掺杂层。


2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成通槽的步骤中，沿所述鳍部延伸方向，所述通槽的开口宽度为10纳米至30纳米。


3.如权利要求1所述的半导体结构的形成方法，其特征在于，形成通槽的步骤包括：
在所述鳍部露出的所述衬底上形成掩膜层，所述掩膜层的表面高于所述鳍部的顶壁，所述掩膜层露出待切断区域的所述鳍部；
采用湿法刻蚀工艺去除待切断区域的所述鳍部，形成通槽；
形成所述通槽后，去除所述掩膜层。


4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述掩膜层包括底部抗反射涂层以及位于所述底部抗反射涂层表面的光刻胶层。


5.如权利要求3所述的半导体结构的形成方法，其特征在于，去除所述掩膜层露出的所述鳍部，形成通槽的步骤还包括：
在形成所述掩膜层后、形成所述通槽之前，在所述掩膜层露出的所述鳍部内掺杂离子，使得所述切断处理对掺杂处理的所述鳍部的刻蚀速率大于对未掺杂处理的所述鳍部的刻蚀速率。


6.如权利要求5所述的半导体结构的形成方法，其特征在于，通过离子注入的方式在所述掩膜层露出的所述鳍部内掺杂离子。


7.如权利要求5所述的半导体结构的形成方法，其特征在于，所述掺杂离子的工艺参数包括：注入能量为5Kev至10Kev，锗离子的注入剂量为5.0E13原子每平方厘米至4.0E14原子每平方厘米，注入方向与所述鳍部侧壁的夹角为30度至60度。


8.如权利要求5所述的半导体结构的形成方法，其特征在于，
所述鳍部的材料为硅，在所述掩膜层露出的所述鳍部上掺杂的离子为锗离子，形成锗化硅；
所述湿法刻蚀工艺采用的刻蚀溶液为氯化氢溶液。


9.如权利要求5所述的半导体结构的形成方法，其特征在于，
所述鳍部的材料为硅，在所述掩膜层露出的所述鳍部上掺杂的离子为氧离子，形成氧化硅；
所述湿法刻蚀工艺采用的刻蚀溶液为氢氟酸溶液。


1...

【专利技术属性】
技术研发人员：王楠，洪中山，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31