半导体装置及其形成方法制造方法及图纸

本发明专利技术实施例公开了半导体装置及其制造方法。形成半导体装置的例示性方法包括形成鳍片于基板之上，其中此鳍片包括具有不同半导体材料的第一半导体层及第二半导体层，并且此鳍片包括通道区及源极/漏极区；形成虚设栅极结构于此基板及此鳍片之上；于此源极/漏极区中蚀刻此鳍片的一部分；于此鳍片的此通道区中选择性去除此第二半导体层的边缘部分使得此第二半导体层被凹蚀，并且此第一半导体层的边缘部分被悬置；对此第一半导体层执行回流工艺以形成内部间隔物，其中此内部间隔物形成于此鳍片的此源极/漏极区的侧壁表面；以及外延成长源极/漏极部件于此源极/漏极区中。

Semiconductor device and its forming method

【技术实现步骤摘要】
半导体装置及其形成方法
本专利技术实施例涉及半导体技术，尤其涉及一种于全绕式栅极结构上的自对准内部间隔物及其形成方法。
技术介绍
业界已经引入多栅极装置并通过增加栅极-通道耦合，减小关闭状态电流及减少短通道效应(SCEs)来改善栅极控制。一种这样的多栅极装置为全绕式栅极(GateAllAround，GAA)装置。全绕式栅极装置通常是指具有栅极结构或其部分，形成在通道区的超过一个以上侧面(例如，围绕通道区的一部分)的任何装置。全绕式栅极晶体管与传统互补式金属氧化物半导体(CMOS)制造工艺相容，可在保持栅极控制及减轻短通道效应的同时，积极微缩化晶体管。然而，全绕式栅极晶体管的制造出现了挑战。例如，在全绕式栅极装置中已观察到外延源极与漏极(S/D)生长不好。外延源极/漏极部件可能经历由源极/漏极部件所生长的表面粗糙度致使的缺陷，此缺陷可能致使全绕式栅极装置的迁移率降低，从而使全绕式栅极装置性能降低。
技术实现思路
一种形成半导体装置的方法，包括：形成鳍片于基板之上，其中此鳍片包括具有不同半导体材料的第一半导体层及第二半导体层，并且此鳍片包括通道区及源极/漏极区；形成虚设栅极结构于此基板及此鳍片之上；于此源极/漏极区中蚀刻此鳍片的一部分；于此鳍片的此通道区中选择性去除此第二半导体层的边缘部分使得此第二半导体层被凹蚀，并且此第一半导体层的边缘部分被悬置；对此第一半导体层执行回流工艺以形成内部间隔物，其中此内部间隔物形成于此鳍片的此源极/漏极区的侧壁表面；以及外延成长源极/漏极部件于此源极/漏极区中。>一种形成半导体装置的方法，包括：形成鳍片于基板之上，其中此鳍片包括具有不同半导体材料的第一半导体层及第二半导体层，此鳍片包括通道区及源极/漏极区；形成栅极结构于此基板之上以及于此鳍片的此通道区之上；蚀刻此第一半导体层及此第二半导体层的一部分于此鳍片的此源极/漏极区中以在其中形成沟槽；于此鳍片的此通道区中选择性去除此第二半导体层的一部分；回流此第一半导体层以形成内部间隔物以连接此第一半导体层及此第二半导体层并且形成此沟槽的侧壁表面；以及沿着此沟槽的此侧壁表面外延成长源极/漏极部件。一种半导体装置，包括：鳍片设置于基板之上，其中此鳍片包括通道区及源极/漏极区，此鳍片的此通道区包括多个第一半导体层在中间部分彼此分离并且在边缘部分通过内部间隔物连接，此内部间隔物形成此鳍片的此源极/漏极区的连续表面；栅极结构设置于此基板之上，其中此栅极结构于此鳍片的此通道区中包绕此些第一半导体层；以及源极/漏极结构，设置于此鳍片的此源极/漏极区。附图说明以下将配合所附图式详述本专利技术实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可任意地放大或缩小元件的尺寸，以清楚地表现出本专利技术实施例的特征。图1是根据本专利技术的一些实施例，绘示出制造半导体装置的方法的流程图；图2A是根据本专利技术的一些实施例，绘示出半导体装置的三维透视图；图2B是根据本专利技术的一些实施例，绘示出半导体装置的平面俯视图；以及图3至图12是根据本专利技术的一些实施例，绘示出图2A及图2B的半导体装置在图2的方法实施例的中间阶段沿线AA'截取的剖面示意图。附图标记说明：100～方法102、104、106、108、110、112、114、116、118、120、122、124～操作200～装置202～基板204～半导体鳍片204A、204B～半导体层208～隔离结构210～虚设栅极堆叠211～虚设栅极电极216～第一硬遮罩层218～第二硬遮罩层220～介电层222～可弃式间隔物层224～界面层228～图案层230～沟槽240～内部间隔物250～外延源极/漏极部件262～开口264～接触蚀刻停止层266～层间介电层270～金属栅极结构272～硬遮罩层274～栅极介电层276～栅极电极280～硅化物层285～金属插塞290～源极/漏极接点具体实施方式以下公开提供了许多的实施例或范例，用于实施所提供的专利技术的不同元件。各元件和其配置的具体范例描述如下，以简化本专利技术实施例的说明。当然，这些仅仅是范例，并非用以限定本专利技术实施例。举例而言，叙述中若提及第一元件形成在第二元件之上，可能包括第一和第二元件直接接触的实施例，也可能包括额外的元件形成在第一和第二元件之间，使得它们不直接接触的实施例。此外，本专利技术实施例可能在各种范例中重复参考数值以及/或字母。如此重复是为了简明和清楚的目的，而非用以表示所讨论的不同实施例及/或配置之间的关系。再者，一个部件形成、连接及/或耦合至本专利技术中的另一部件，可以包括部件以直接接触的方式形成的实施例，并且也可以包括其中可以形成插入部件的附加部件的实施例，使得部件可能不直接接触。此外，为了本专利技术的容易性，使用空间相对用词，例如“较低的”、“较高的”、“水平”、“垂直”、“上方”、“在……之上”、“下方”、“在……之下”、“上”、“下”、“顶”、“底”等，以及前述的衍生词(例如“水平”、“向下”、“向上”等)，来表示一个部件与另一部件的关系。空间相对用词意在覆盖包括部件装置的不同方位。更进一步，当用“大约”、“近似”等类似用词描述一个数字或一个数字范围时，此用词意在涵盖在包括所述数字的合理范围内的数字，例如在所述数字的+/-10％以内或在本领域技术人员理解的其它值。例如，“约5nm”一词是涵盖从4.5nm至5.5nm的尺寸范围。本专利技术实施例总体而言是关于半导体装置及其制造方法，以及特别是有关于场效晶体管(FETs)的制造方法，例如全绕式栅极场效晶体管(GAAFETs)、及/或其他场效晶体管。对于先进集成电路(IC)技术节点，全绕式栅极装置已成为高性能及低漏电应用的流行候选者，因为与鳍式场效晶体管(FinFET)装置相比，它们可提供更具积极性的栅极长度微缩化，以改进性能及密度。全绕式栅极装置的通道区可以由纳米线、纳米片及/或其他纳米结构形成。本专利技术实施例总体而言是有关于全绕式栅极装置中的内部间隔物的形成。内部间隔物可以包括于通道区中的半导体部分，其设置在纳米结构与源极/漏极(S/D)部件之间。本专利技术实施例提供了通过回流用于形成纳米结构的半导体层(例如，硅层)而形成的内部间隔物。回流工艺可以提供平滑的源极/漏极区界面，进而可以改善源极/漏极部件的外延生长及减少界面缺陷。当然，这些优点仅仅是范例，对于任何特定的实施例都不需要特定的优点。图1是根据本专利技术的一些实施例，绘示出形成半导体装置200(以下简称为“装置200”)的方法100的流程图。方法100仅是范例，并非对本专利技术实施例在申请专利范围中明确记载的范围之外作出限定。可以在方法100之前，期间及之后执行其他操作，并且对于该方法的其他实施例，可以替换、消除或移动所描述的一些本文档来自技高网...

【技术保护点】
1.一种形成半导体装置的方法，包括：/n形成一鳍片于一基板之上，其中该鳍片包括具有不同半导体材料的一第一半导体层及一第二半导体层，并且该鳍片包括一通道区及一源极/漏极区；/n形成一虚设栅极结构于该基板及该鳍片之上；/n于该源极/漏极区中蚀刻该鳍片的一部分；/n于该鳍片的该通道区中选择性去除该第二半导体层的一边缘部分使得该第二半导体层被凹蚀，并且该第一半导体层的一边缘部分被悬置；/n对该第一半导体层执行一回流工艺以形成一内部间隔物，其中该内部间隔物形成于该鳍片的该源极/漏极区的侧壁表面；以及/n外延成长一源极/漏极部件于该源极/漏极区中。/n

【技术特征摘要】
20181126 US 62/771,334;20190613 US 16/439,9091.一种形成半导体装置的方法，包括：
形成一鳍片于一基板之上，其中该鳍片包括具有不同半导体材料的一第一半导体层及一第二半导体层，并且该鳍片包括一通道区及一源极/漏极区；
形成一虚设...

【专利技术属性】
技术研发人员：洪宗佑，蔡邦彦，李培玮，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71