半导体装置及其制造方法制造方法及图纸

本发明专利技术实施例公开半导体装置及其制造方法。半导体装置包含设置在基底上方的鳍片、设置在鳍片的通道区上方的栅极结构使得栅极结构横过鳍片的源极/漏极区、设置在基底上方的多层互连结构的装置级层间介电层，其中装置级层间介电层包含第一介电层、设置在第一介电层上方的第二介电层以及设置在第二介电层上方的第三介电层，其中第三介电层的材料不同于第二介电层的材料和第一介电层的材料。半导体装置还包含与设置在装置级层间介电层中的至栅极结构的接触栅极以及设置在装置级层间介电层中的至源极/漏极区的源极/漏极接触。

Semiconductor device and manufacturing method

【技术实现步骤摘要】
半导体装置及其制造方法
本专利技术实施例涉及半导体制造技术，尤其涉及具有多层电介质的半导体装置及其制造方法。
技术介绍
电子产业对更小和更快的电子装置的需求已经持续增加，这些电子装置同时能够支持更多数量的增加的复杂性和精密的功能。通过缩减半导体集成电路的尺寸(例如最小部件尺寸)并由此提升生产效率及降低相关成本，已经实现这些目标。然而，这样的尺寸缩减也已经增加了半导体制造工艺的复杂性。已经导入了多栅极装置，以改善栅极控制、降低截止状态(OFF-state)电流并降低短通道效应(short-channeleffects，SCE)。多栅极装置与传统的互补式金属氧化物半导体(complementarymetal-oxide-semiconductor，CMOS)工艺兼容，且多栅极装置的三维结构使其能够在维持栅极控制和缓解短通道效应的同时大幅缩减尺寸。然而，大幅缩减集成电路尺寸已导致接触件之间的距离减小。当掩膜槽(slot)太近而无法满足分辨率极限时，可能会形成金属接触桥接(bridge)并造成较差的装置效能。此外，单层层间电介质(interlayerd本文档来自技高网...

【技术保护点】
1.一种半导体装置，包括：/n一鳍片，设置在一基底上方；/n一栅极结构，设置在该鳍片的一通道区上方，使得该栅极结构横过该鳍片的源极/漏极区；/n一多层互连结构的一装置级层间介电层，设置在该基底上方，其中该装置级层间介电层包括：/n一第一介电层，/n一第二介电层，设置在该第一介电层上方，以及/n一第三介电层，设置在该第二介电层上方，且该第三介电层的材料不同于该第二介电层的材料和该第一介电层的材料；/n一栅极接触件，至设置在该装置级层间介电层中的该栅极结构；以及/n一源极/漏极接触件，至设置在该装置级层间介电层中的该源极/漏极区。/n

【技术特征摘要】
20181127 US 62/771,626;20191009 US 16/597,2051.一种半导体装置，包括：
一鳍片，设置在一基底上方；
一栅极结构，设置在该鳍片的一通道区上方，使得该栅极结构横过该鳍片的源极/漏极区；
一多层互连结构的一装置级层间介电层，...

【专利技术属性】
技术研发人员：黄麟淯，王圣璁，游家权，张家豪，林天禄，林佑明，王志豪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71