半导体装置及其制造方法制造方法及图纸

本发明专利技术实施例公开半导体装置及其制造方法。半导体装置包含设置在基底上方的鳍片、设置在鳍片的通道区上方的栅极结构使得栅极结构横过鳍片的源极/漏极区、设置在基底上方的多层互连结构的装置级层间介电层，其中装置级层间介电层包含第一介电层、设置在第一介电层上方的第二介电层以及设置在第二介电层上方的第三介电层，其中第三介电层的材料不同于第二介电层的材料和第一介电层的材料。半导体装置还包含与设置在装置级层间介电层中的至栅极结构的接触栅极以及设置在装置级层间介电层中的至源极/漏极区的源极/漏极接触。

Semiconductor device and manufacturing method

【技术实现步骤摘要】
半导体装置及其制造方法
本专利技术实施例涉及半导体制造技术，尤其涉及具有多层电介质的半导体装置及其制造方法。
技术介绍
电子产业对更小和更快的电子装置的需求已经持续增加，这些电子装置同时能够支持更多数量的增加的复杂性和精密的功能。通过缩减半导体集成电路的尺寸(例如最小部件尺寸)并由此提升生产效率及降低相关成本，已经实现这些目标。然而，这样的尺寸缩减也已经增加了半导体制造工艺的复杂性。已经导入了多栅极装置，以改善栅极控制、降低截止状态(OFF-state)电流并降低短通道效应(short-channeleffects，SCE)。多栅极装置与传统的互补式金属氧化物半导体(complementarymetal-oxide-semiconductor，CMOS)工艺兼容，且多栅极装置的三维结构使其能够在维持栅极控制和缓解短通道效应的同时大幅缩减尺寸。然而，大幅缩减集成电路尺寸已导致接触件之间的距离减小。当掩膜槽(slot)太近而无法满足分辨率极限时，可能会形成金属接触桥接(bridge)并造成较差的装置效能。此外，单层层间电介质(interlayerdielectric，ILD)可能会造成小的接触件至接触件依时性介电击穿(TDDB)宽裕度(window)并缩短装置寿命。因此，尚未在所有面向证明现有技术是完全令人满意的。
技术实现思路
根据一些实施例提供半导体装置。此半导体装置包含设置在基底上方的鳍片；设置在鳍片的通道区上方的栅极结构，使得栅极结构横过鳍片的源极/漏极区；设置在基底上方的多层互连结构的装置级层间介电层，其中装置级层间介电层包含第一介电层、设置在第一介电层上方的第二介电层、以及设置在第二介电层上方的第三介电层，且第三介电层的材料不同于第二介电层的材料和第一介电层的材料；至设置在装置级层间介电层中的栅极结构的栅极接触件以及至设置在装置级层间介电层中的源极/漏极区的源极/漏极接触件。根据另一些实施例提供半导体装置。此半导体装置包含设置在基底上方的鳍片；设置在鳍片的通道区上方且横过鳍片的源极/漏极区的第一栅极结构和第二栅极结构，其中第一栅极结构和第二栅极结构各自包含栅极电极和沿着栅极电极的侧壁设置的间隔物；设置在鳍片的源极/漏极区中的至少一个上方的源极/漏极接触件；设置在第一栅极结构和第二栅极结构之间的三层层间介电层，其中三层层间介电层包含：下层、设置在下层上方的中间层以及设置在中间层上方的上层，其中上层包含的材料不同于下层的材料和中间层的材料；以及设置在第一栅极结构和第二栅极结构的栅极电极上方的栅极导孔，其中栅极导孔直接接触三层层间介电层的上层。根据又另一些实施例提供半导体装置的制造方法。此方法包含在基底上方形成第一介电层，其中第一介电层的顶表面与设置在基底上方的第一栅极结构的顶表面和设置在基底上方的第二栅极结构的顶表面大致上是平坦的；凹蚀第一介电层以在第一栅极结构和第二栅极结构之间形成开口，其中凹蚀的第一介电层的顶表面低于第一栅极结构的顶表面和第二栅极结构的顶表面；在第一介电层上方的开口中形成第二介电层，其中第二介电层的顶表面低于第一栅极结构的顶表面和第二栅极结构的顶表面；在第二介电层上方的开口中形成第三介电层，其中：第三介电层的顶表面与第一栅极结构的顶表面和第二栅极结构的顶表面大致上是平坦的，第三介电层的材料不同于第二介电层和第一介电层的材料，以及第一介电层、第二介电层和第三介电层结合形成装置级层间介电层。附图说明通过以下的详细描述配合所附附图，可以更加理解本专利技术实施例的内容。需强调的是，根据产业上的标准惯例，许多部件(feature)并未按照比例绘制且仅用于说明的目的。事实上，为了能清楚地讨论，各种部件的尺寸可能被任意地增加或减少。图1根据本专利技术实施例中的一些实施例示出用于制造半导体装置的范例方法的流程图；图2根据本专利技术实施例中的一些实施例示出范例半导体装置的三维立体图；图3～图14A根据本专利技术实施例中的一些实施例示出在图1的方法的中间阶段的范例半导体装置的平面上视示意图；图3B～图14B根据本专利技术实施例中的一些实施例示出在图1的方法的中间阶段的沿图3A～图14A所示的平面B-B’截取的范例半导体装置的剖面示意图；图3C～图14C根据本专利技术实施例中的一些实施例示出在图1的方法的中间阶段的沿图3A～图14A所示的平面C-C’截取的范例半导体装置的剖面示意图；图3D～图14D根据本专利技术实施例中的一些实施例示出在图1的方法的中间阶段的沿图3A～图14A所示的平面D-D’截取的范例半导体装置的剖面示意图；图15示出范例半导体装置的空隙位置和尺寸；以及图16以较高的放大倍数示出空隙的位置和尺寸。附图标记如下：100～方法；102、104、106、108、110、112、114、116、118、120～操作；200～装置；202～基底；204～隔离结构；206～鳍片；210～栅极结构；212～栅极电极；214～栅极间隔物；216～栅极介电层；218、228～开口；220～栅极硬掩膜层；230A、230B、230C～底层；250～源极/漏极部件；260～源极/漏极接触件；265～源极/漏极硬掩膜层；270～第一层间介电层；270’～层间介电下层；272～第二层间介电层；272’～层间介电中层；273C、273M、275M～中心空隙；273S、275S～边界空隙；274～第三层间介电层；274’～层间介电上层；278～三层层间介电层；280、296～蚀刻停止层；285～第四层间介电层；290～栅极接触开口；292～源极/漏极接触开口；294～栅极导孔；295～源极/漏极导孔；297～层间介电层；298～导线；TL、TM、TU～厚度。具体实施方式以下内容提供许多不同实施例或范例，用于实施本专利技术实施例的不同部件。组件和配置的具体范例描述如下，以简化本专利技术实施例。当然，这些仅仅是范例，并非用于限定本专利技术实施例。举例来说，叙述中若提及第一部件形成于第二部件上或上方，可能包含形成第一部件和第二部件直接接触的实施例，也可能包含额外的部件形成于第一部件和第二部件之间，使得第一部件和第二部件不直接接触的实施例。另外，本专利技术实施例在不同范例中可重复使用参考数字及/或字母，此重复是为了简化和清楚的目的，并非代表所讨论的不同实施例及/或组态之间有特定的关系。此外，在随后的本专利技术实施例中，一部件形成于另一部件上、一部件连接至及/或耦合至另一部件，可能包含形成这些部件直接接触的实施例，也可能包含额外的部件形成于这些部件之间，使得这些部件不直接接触的实施例。另外，空间相对用语，例如“低”、“高”、“水平”、“垂直”、“在…之上”、“在…上方”、“在…之下”、“在本文档来自技高网...

【技术保护点】
1.一种半导体装置，包括：/n一鳍片，设置在一基底上方；/n一栅极结构，设置在该鳍片的一通道区上方，使得该栅极结构横过该鳍片的源极/漏极区；/n一多层互连结构的一装置级层间介电层，设置在该基底上方，其中该装置级层间介电层包括：/n一第一介电层，/n一第二介电层，设置在该第一介电层上方，以及/n一第三介电层，设置在该第二介电层上方，且该第三介电层的材料不同于该第二介电层的材料和该第一介电层的材料；/n一栅极接触件，至设置在该装置级层间介电层中的该栅极结构；以及/n一源极/漏极接触件，至设置在该装置级层间介电层中的该源极/漏极区。/n

【技术特征摘要】
20181127 US 62/771,626;20191009 US 16/597,2051.一种半导体装置，包括：
一鳍片，设置在一基底上方；
一栅极结构，设置在该鳍片的一通道区上方，使得该栅极结构横过该鳍片的源极/漏极区；
一多层互连结构的一装置级层间介电层，...

【专利技术属性】
技术研发人员：黄麟淯，王圣璁，游家权，张家豪，林天禄，林佑明，王志豪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71