集成芯片及其形成方法技术

集成芯片包括衬底、隔离结构和栅极结构。隔离结构包括衬底内的一种或多种介电材料，并且具有限定衬底中的有源区的侧壁。有源区具有沟道区、源极区和沿第一方向通过沟道区与源极区分隔开的漏极区。源极区、漏极区和沟道区沿着垂直于第一方向的第二方向分别具有第一宽度、第二宽度和第三宽度。第三宽度大于第一宽度和第二宽度。栅极结构包括具有一种或多种材料的第一组分的第一栅电极区和具有与一种或多种材料的第一组分不同的一种或多种材料的第二组分的第二栅电极区。本发明专利技术的实施例还涉及集成芯片的形成方法。

Integrated chip and its forming method

【技术实现步骤摘要】
集成芯片及其形成方法
本专利技术的实施例涉及集成芯片及其形成方法。
技术介绍
现代集成芯片包括在半导体衬底(例如，硅衬底)上形成的数百万或数十亿个半导体器件。为了改善集成芯片的功能，半导体工业不断减小半导体器件的尺寸，以提供具有小型密集器件的集成芯片。通过形成具有小且密集的器件的集成芯片，器件的速度增加并且器件的功耗减小。
技术实现思路
本专利技术的实施例提供了一种集成芯片，包括：衬底；隔离结构，包括位于所述衬底内的一种或多种介电材料，并且具有限定所述衬底中的有源区的侧壁，其中，所述有源区具有沟道区、源极区和沿第一方向通过所述沟道区与所述源极区分隔开的漏极区，所述源极区沿着垂直于所述第一方向的第二方向具有第一宽度，所述漏极区沿所述第二方向具有第二宽度，并且所述沟道区沿所述第二方向具有第三宽度，并且所述第三宽度大于所述第一宽度和所述第二宽度；以及栅极结构，在所述沟槽区上延伸，所述栅极结构包括具有一种或多种材料的第一组分的第一栅电极区和具有与所述一种或多种材料的第一组分不同的一种或多种材料的第二组分的第二栅电极区。本专利技术的另一实施例提供了一种集成芯片，包括：隔离结构，布置在衬底内并在所述衬底中限定有源区；第一掺杂区，设置在所述有源区内；第二掺杂区，设置在所述有源区内并且沿着第一方向通过所述有源区的中间区与所述第一掺杂区分隔开，其中，所述有源区的中间区沿垂直于所述第一方向的第二方向延伸超过第一掺杂区的相对侧；以及栅极结构，沿所述第二方向在所述有源区上延伸，所述栅极结构包括具有第一功函数的第一栅电极区和具有与所述第一功函数不同的第二功函数的多个第二栅电极区，所述第二栅电极区由所述第一栅电极区的中心部分分隔开。本专利技术的又一实施例提供了一种形成集成芯片的方法，包括：在衬底中的沟槽内形成隔离结构，其中，所述隔离结构限定源极区、漏极区和沟道区，所述沟道区沿第一方向布置在所述源极区与所述漏极区之间并且沿着垂直于所述第一方向的第二方向延伸超过所述源极区和所述漏极区；在所述沟道区中沉积牺牲栅极材料；以及用栅极结构替换所述牺牲栅极材料，其中，所述栅极结构包括具有一种或多种材料的第一组分的第一栅电极区以及具有与所述一种或多种材料的第一组分不同的一种或多种材料的第二组分的第二栅电极区。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1A示出了根据本专利技术的一些实施例的集成芯片的截面图。图1B示出了图1A中的集成芯片的俯视图。图2示出了示出对应于图1A至图1B的晶体管器件的示例性绝对阈值电压的一些实施例的曲线图。图3A示出了根据本专利技术的一些实施例的集成芯片的俯视图。图3B至图3D示出了图3A中的集成芯片的截面图。图4A、图5A、图6A、图7A、图8A和图9A示出了俯视图，该俯视图示出了集成芯片的一些可选实施例。图4B、图5B、图6B、图7B、图8B和图9B示出了截面图，该截面图示出集成芯片的一些可选实施例。图10A、图11A、图12A和图13A示出了根据本专利技术的一些实施例的方法的各个阶段的集成芯片的俯视图。图10B、图11B、图12B、图13B和图14至图20示出了根据本专利技术的一些实施例的方法的各个阶段的集成芯片的截面图。图21示出了形成集成芯片的方法的一些实施例的流程图。图22A、图23A、图24A和图25A示出了根据本专利技术的一些实施例的方法的各个阶段的集成芯片的俯视图。图22B、图23B、图24B、图25B、图26至图34示出了根据本专利技术的一些实施例的方法的各个阶段的集成芯片的截面图。图35示出了形成集成芯片的方法的一些实施例的流程图。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本专利技术。当然这些仅是实例而不旨在限制。例如，元件的尺寸不限于所公开的范围或值，但可能依赖于工艺条件和/或器件所需的性能。此外，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。为了简单和清楚的目的，各个部件可以以不同的比例任意地绘制。此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。在集成芯片中，有源器件(例如，MOSFET(金属氧化物半导体场效应晶体管)器件、嵌入式存储器器件等)通常布置在共享的半导体衬底(例如，硅衬底)上。然而，半导体材料可以是导电的，使得泄漏电流可以在位于半导体衬底内的彼此非常接近的有源器件之间传播。如果没有适当地减轻这种泄漏电流，则相邻器件之间的串扰可能导致集成芯片故障。为了防止泄漏电流在相邻器件之间传播，许多现代集成芯片使用浅沟槽隔离(STI)结构。通过在衬底上形成衬垫氧化物，根据氮化物掩模层图案化衬垫氧化物，根据氮化物掩模层在衬底中蚀刻沟槽，用一种或多种介电材料(例如二氧化硅或氮化硅)填充沟槽，并从衬底上去除过量的一种或多种介电材料来形成STI结构。STI形成工艺还可以使用湿蚀刻工艺来去除在形成STI结构期间使用的氮化物掩模层和/或衬垫氧化物。然而，已经了解到，在形成STI结构期间，可以在STI结构的上表面内形成凹痕(例如，由于用于去除氮化物掩模层和/或衬垫氧化物的湿蚀刻工艺)。这样的凹痕可以负面地影响器件的电气行为(例如，阈值和亚阈值电压)，导致器件的不可预测的性能。例如，在晶体管器件的制造期间，导电栅极材料可以填充STI结构内的凹痕，使得导电栅极材料具有尖锐边缘，该尖锐边缘可以增强在晶体管器件的操作期间由栅极结构产生的电场。增强的电场降低了晶体管器件的阈值电压，导致称为扭结效应(kinkeffect)的问题(例如，由漏极电流中的双峰值与栅极电压关系限定)。扭结效应具有许多负面后果，例如难以建模(例如，在SPICE曲线拟合和/或参数提取中)。在一些实施例中，本专利技术涉及一种晶体管器件以及相关的形成方法，晶体管器件具有栅极结构，该栅极结构包括具有不同功函数的多个栅电极区并且设置在有源区内，该有源区具有配置为降低晶体管器件对由相邻隔离结构中的凹痕引起的性能退化(例如，扭结效应)的易感性的形状。晶体管器件包括衬底，衬底具有在衬底的上表面内限定沟槽的内表面。一种或多种介电材料布置在沟槽内。一种或多种介电材料限定衬底中的有源区。有源区具有源极区、漏极区和位于源极区与漏极区之间的沟道区。源本文档来自技高网...

【技术保护点】
1.一种集成芯片，包括：/n衬底；/n隔离结构，包括位于所述衬底内的一种或多种介电材料，并且具有限定所述衬底中的有源区的侧壁，其中，所述有源区具有沟道区、源极区和沿第一方向通过所述沟道区与所述源极区分隔开的漏极区，所述源极区沿着垂直于所述第一方向的第二方向具有第一宽度，所述漏极区沿所述第二方向具有第二宽度，并且所述沟道区沿所述第二方向具有第三宽度，并且所述第三宽度大于所述第一宽度和所述第二宽度；以及/n栅极结构，在所述沟槽区上延伸，所述栅极结构包括具有一种或多种材料的第一组分的第一栅电极区和具有与所述一种或多种材料的第一组分不同的一种或多种材料的第二组分的第二栅电极区。/n

【技术特征摘要】
20181030 US 62/752,708;20181212 US 16/217,4051.一种集成芯片，包括：
衬底；
隔离结构，包括位于所述衬底内的一种或多种介电材料，并且具有限定所述衬底中的有源区的侧壁，其中，所述有源区具有沟道区、源极区和沿第一方向通过所述沟道区与所述源极区分隔开的漏极区，所述源极区沿着垂直于所述第一方向的第二方向具有第一宽度，所述漏极区沿所述第二方向具有第二宽度，并且所述沟道区沿所述第二方向具有第三宽度，并且所述第三宽度大于所述第一宽度和所述第二宽度；以及
栅极结构，在所述沟槽区上延伸，所述栅极结构包括具有一种或多种材料的第一组分的第一栅电极区和具有与所述一种或多种材料的第一组分不同的一种或多种材料的第二组分的第二栅电极区。


2.根据权利要求1所述的集成芯片，其中，所述隔离结构具有限定一个或多个凹痕的表面，所述一个或多个凹痕凹陷至所述隔离结构的最上表面下方。


3.根据权利要求2所述的集成芯片，其中，所述第二栅电极区位于所述一个或多个凹痕上方。


4.根据权利要求3所述的集成芯片，其中，所述第一栅电极区位于所述一个或多个凹痕上方。


5.根据权利要求2所述的集成芯片，其中，所述第二栅电极区沿着所述第二方向通过所述第一栅电极区与所述一个或多个凹痕分隔开。


6.根据权利要求1所述的集成芯片，其中，所述第二栅电极...

【专利技术属性】
技术研发人员：林孟汉，才永轩，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71