电子装置及其制造方法制造方法及图纸

提供一种电子装置及其制造方法。所述电子装置包括芯片封装、天线图案及绝缘层。芯片封装包括半导体管芯及包围半导体管芯的绝缘包封体。天线图案电耦合到芯片封装，其中天线图案的材料包括具有熔融金属颗粒的导电粉末。绝缘层设置在芯片封装与天线图案之间，其中天线图案包括接触绝缘层的第一表面及与第一表面相对的第二表面且第二表面的表面粗糙度大于第一表面的表面粗糙度。

Electronic device and its manufacturing method

【技术实现步骤摘要】
电子装置及其制造方法
本专利技术的实施例是有关于一种半导体结构及其制造方法，特别是有关于一种包括天线封装及芯片封装的电子装置及其制造方法。
技术介绍
半导体装置及集成电路用于各种电子应用，例如个人计算机、手机、数字照相机及其他电子装置。随着对缩小电子装置的需求的增长，需要更小且更具创造性的半导体装置封装技术。因此，已开始开发例如晶片级封装(wafer-levelpackaging，WLP)等封装。举例来说，晶片的管芯可以晶片级来与其他半导体装置(例如天线)一起进行加工及封装。另外，由于现代通信需要更大的频宽，因此期望具有集成天线的高性能封装设计。
技术实现思路
根据一些实施例，所述电子装置包括芯片封装、天线图案及绝缘层。芯片封装包括半导体管芯及包围半导体管芯的绝缘包封体。天线图案电耦合到芯片封装，其中天线图案的材料包括具有熔融金属颗粒的导电粉末。绝缘层设置在芯片封装与天线图案之间，其中天线图案包括接触绝缘层的第一表面及与第一表面相对的第二表面且第二表面的表面粗糙度大于第一表面的表面粗糙度。根据一些实施例，一种制造电子装置的方法包括至少以下步骤。在芯片封装上形成绝缘层。在绝缘层上印刷天线图案以电耦合到芯片封装，其中天线图案包括接触绝缘层的第一表面及与第一表面相对的第二表面且第一表面的表面积大于第二表面的表面积。根据一些实施例，一种制造电子装置的方法包括至少以下步骤。通过绝缘层包封天线图案以形成天线封装，其中天线图案包括第一表面及与第一表面相对的第二表面，被绝缘层暴露出的第一表面的表面积大于接触绝缘层的第二表面的表面积。将天线封装贴合到芯片封装，其中绝缘层位于芯片封装与天线图案之间。附图说明结合附图阅读以下详细说明，会最好地理解本公开的方面。注意到，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。图1A到图1H是根据本公开一些实施例的电子装置的制造方法中各个阶段的示意性剖视图。图2A及图2B是根据本公开一些示例性实施例的图1H中所分别绘示的虚线框A及虚线框B的放大示意性剖视图。图3是根据本公开一些实施例的图1H的示意性俯视图。图4是根据本公开一些实施例的电子装置的示意性剖视图。图5是根据本公开一些示例性实施例的图4中所绘示的虚线框C的放大示意性剖视图。图6是根据本公开一些实施例的图4的示意性俯视图。图7是根据本公开一些实施例的电子装置的示意性剖视图。图8是根据本公开一些实施例的电子装置的示意性剖视图。图9A及图9B是根据本公开一些实施例的芯片封装的制造方法中各个阶段的示意性剖视图。图10A到图10D是根据本公开一些实施例的天线图案及绝缘层的制造方法中各个阶段的示意性剖视图。图11是根据本公开一些实施例的电子装置的示意性剖视图。[符号的说明]10A、10B、10C：芯片封装10D：天线封装50、50’：临时载体52：剥离层52a：介电子层52b：离型子层60：管芯贴合膜70：胶带80：粘合层100：第一重布线结构100a、800a、800a’：第一表面100b、800b、800b’：第二表面112：第一介电层112a、112b：介电层114：第一图案化导电层202：第一层间穿孔204：第二层间穿孔300、300’：半导体管芯310：半导体衬底320：导电接垫330：钝化层340：导通孔350：防护层400：绝缘包封体500：第二重布线结构512：第二介电层512a、512b：图案化介电层514：第二图案化导电层514a、514b：图案化导电层600：导电端子700、700A、700B、700C：绝缘层720：第一绝缘子层740：第二绝缘图案740’：第二绝缘子层800、800’：天线图案800c、800c’：倾斜侧壁800d、RC：圆角810：粘合剂820：导电粉末900、900’：保护层A、B、C：虚线框ED1、ED2、ED3、ED4、ED5：电子装置θ：侧壁内角具体实施方式以下公开提供用于实施所提供主题的不同特征的许多不同实施例或实例。以下阐述组件、值、操作、材料、排列等的具体实例以简化本公开。当然，这些仅为实例且并非旨在进行限制。预期存在其他组件、值、操作、材料、排列等。举例来说，以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征，从而使得所述第一特征与所述第二特征可不直接接触的实施例。另外，本公开可能在各种实例中重复使用参考编号和/或字母。这种重复使用是出于简单及清晰的目的，而不是自身表示所论述的各种实施例和/或配置之间的关系。另外，为易于说明，本文中可能使用例如“位于……下方(beneath)”、“位于……下面(below)”、“下部的(lower)”、“位于……上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或处于其他取向)，且本文中所使用的空间相对性描述语可同样相应地进行解释。另外，为易于说明，本文中可能使用例如“第一(first)”、“第二(second)”、“第三(third)”、“第四(fourth)”等用语来阐述图中所示的相似的元件或特征或者不同的元件或特征，且可依据呈现次序或说明的上下文而互换地使用。还可包括其他特征及工艺。举例来说，可包括测试结构以帮助对三维(three-dimensional，3D)封装或三维集成电路(three-dimensionalintegratedcircuit，3DIC)装置进行验证测试。所述测试结构可包括例如在重布线层中或衬底上形成的测试接垫(testpad)，以便能够对3D封装或3DIC进行测试、使用探针和/或探针卡(probecard)等。可对中间结构以及最终结构执行验证测试。另外，本文中所公开的结构及方法可与包含对已知良好管芯(knowngooddie)进行中间验证的测试方法论结合使用以提高良率并降低成本。图1A到图1H是根据本公开一些实施例的电子装置的制造方法中各个阶段的示意性剖视图。参照图1A，在一些实施例中，在临时载体50之上形成第一重布线结构100。在一些实施例中，可在临时载体50上设置剥离层(未示出)且第一重布线结构100可形成在剥离层上。举例来说，剥离层是可在后续工艺中帮助移除临时载体50的光本文档来自技高网...

【技术保护点】
1.一种电子装置，包括：/n芯片封装，包括半导体管芯及包围所述半导体管芯的绝缘包封体；/n天线图案，电耦合到所述芯片封装，其中所述天线图案的材料包括具有熔融金属颗粒的导电粉末；以及/n绝缘层，设置在所述芯片封装与所述天线图案之间，其中所述天线图案包括接触所述绝缘层的第一表面及与所述第一表面相对的第二表面且所述第二表面的表面粗糙度大于所述第一表面的表面粗糙度。/n

【技术特征摘要】
20180927 US 62/737,888;20190418 US 16/387,5471.一种电子装置，包括：
芯片封装，包括半导体管芯及包围所述半导体管芯的绝缘包封体；

【专利技术属性】
技术研发人员：吕俊麟，林修任，郭炫廷，吴凯强，何明哲，陈威宇，蔡钰芃，张家纶，郑佳申，曹智强，汤子君，谢静华，洪端佑，翁正轩，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71