一种半导体器件及其制造方法技术

本发明专利技术提供一种半导体器件及其制造方法，在衬底上形成有覆盖层，覆盖层上形成有图案化的顶层金属层，沉积覆盖图案化的顶层金属层的第一介质层，而后进行第一介质层的平坦化，以去除图案化的顶层金属层上至少部分厚度的第一介质层，在第一介质层和图案化的顶层金属层上依次形成刻蚀停止层以及第二介质层。该方法在形成图案化的顶层金属层后，在图案化的顶层金属层上沉积第一介质层，减小图案化的顶层金属层之间的第一介质层的深宽比，避免气泡的产生，提高键合表面的平整度，进而提高器件性能。

A semiconductor device and its manufacturing method

【技术实现步骤摘要】
一种半导体器件及其制造方法
本专利技术涉及半导体集成电路制造领域，特别涉及一种半导体器件及其制造方法。
技术介绍
随着半导体技术的不断发展，键合封装技术得到了广泛的应用，其是利用键合技术将不同的器件堆叠键合在一起。在混合键合技术中，在形成顶层连线层之后，在介质层中形成键合垫，利用键合垫和介质层与另一器件键合在一起。而在顶层连线层为铝的应用中，在图案化铝之后进行介质材料的填充，填充过程中容易出现气泡，对后续平坦化工艺产生影响，进而影响器件性能，甚至造成键合的失效。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种半导体器件及其制造方法，避免顶层金属层间填充材料内气泡的产生，提高器件性能。为实现上述目的，本专利技术有如下技术方案：一种半导体器件的制造方法，其特征在于，包括：提供衬底，所述衬底上形成有覆盖层，所述覆盖层上形成有图案化的顶层金属层；沉积覆盖所述图案化的顶层金属层的第一介质层；进行所述第一介质层的平坦化，以去除所述图案化的顶层金属层上至少部分厚度的第一介质层；在所述第一介质层和所述图案化的顶层金属层上依次形成刻蚀停止层以及第二介质层。可选的，所述图案化的顶层金属层为铝。可选的，所述刻蚀停止层的材料为氮化硅。可选的，所述进行所述第一介质层的平坦化，包括：采用化学机械研磨，进行所述第一介质层的平坦化。可选的，所述进行所述第一介质层的平坦化，包括：采用化学机械研磨，进行所述第一介质层的平坦化，以去除所述图案化的顶层金属层上部分厚度的第一介质层；刻蚀去除至少部分厚度的剩余的所述第一介质层。可选的，在形成所述第二介质层之后，还包括：在所述第二介质层中形成贯通至所述图案化的顶层金属层的键合孔；在所述键合孔中形成键合垫。可选的，所述键合垫的材料为铜。一种半导体器件，其特征在于，包括：衬底；所述衬底上的覆盖层；所述覆盖层上图案化的顶层金属层；至少覆盖所述覆盖层的第一介质层；所述第一介质层及所述图案化的顶层金属层上的刻蚀停止层；所述刻蚀停止层上的第二介质层。可选的，所述第一介质层还覆盖所述图案化的顶层金属层。可选的，还包括：所述第二介质层中贯通至所述图案化的顶层金属层的键合孔；所述键合孔中的键合垫。本专利技术实施例提供的一种半导体器件及其制造方法，在衬底上形成有覆盖层，覆盖层上形成有图案化的顶层金属层，沉积覆盖图案化的顶层金属层的第一介质层，而后进行第一介质层的平坦化，以去除图案化的顶层金属层上至少部分厚度的第一介质层，在第一介质层和图案化的顶层金属层上依次形成刻蚀停止层以及第二介质层。该方法在形成图案化的顶层金属层后，在图案化的顶层金属层上沉积第一介质层，减小图案化的顶层金属层之间的第一介质层的深宽比，避免气泡的产生，提高键合表面的平整度，进而提高器件性能。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。图1示出了根据本专利技术实施例半导体器件的制造方法的流程示意图；图2-11示出了根据本专利技术实施例的制造方法形成半导体结构过程中的结构示意图。具体实施方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广，因此本专利技术不受下面公开的具体实施例的限制。其次，本专利技术结合示意图进行详细描述，在详述本专利技术实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本专利技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。正如
技术介绍
中的描述，在混合键合技术中，在形成顶层连线层之后，在介质层中形成键合垫，利用键合垫和介质层与另一器件键合在一起。而在顶层连线层为铝的应用中，在图案化铝之后进行介质材料的填充，填充过程中容易出现气泡，对后续平坦化工艺产生影响，进而影响器件性能，甚至造成键合的失效。为此，本申请提出了一种半导体器件的制造方法，在衬底上形成有覆盖层，覆盖层上形成有图案化的顶层金属层，沉积覆盖图案化的顶层金属层的第一介质层，而后进行第一介质层的平坦化，以去除图案化的顶层金属层上至少部分厚度的第一介质层，在第一介质层和图案化的顶层金属层上依次形成刻蚀停止层以及第二介质层。该方法在形成图案化的顶层金属层后，直接在图案化的顶层金属层上沉积第一介质层，减小图案化的顶层金属层之间的第一介质层的深宽比，避免气泡的产生。为了更好的理解本申请的技术方案和技术效果，以下将结合流程图1和附图2-11，对具体的实施例进行详细的描述。参考图1所示，在步骤S01中，提供衬底100，所述衬底上形成有覆盖层101，所述覆盖层101上形成有图案化的顶层金属层102，参考图3所示。在本申请实施例中，衬底100可以为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，SiliconOnInsulator)或GOI(绝缘体上锗，GermaniunOnInsulator)等。在其他实施例中，衬底100还可以包括其他元素半导体或化合物半导体衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以为其他外延结构，例如SGOI(绝缘体上硅锗，SiliconGermaniumOnInsulator)等。在本实施例中，该衬底100可以为硅衬底。衬底上可以形成有器件结构，器件结构可以包括MOS器件、传感器件或存储器件或电容以外其他无源器件等，器件结构可以为平面型器件或立体器件。器件结构可以由覆盖层101覆盖，该覆盖层101可以为单层结构，可以为叠层结构，可以包括层间介质层、金属间介质层，例如可以为氮化硅、氧化硅或NDC(NitrogendopedSiliconCarbide，掺氮碳化硅)等介质材料中的一种或多种。该覆盖层101中可以形成有互连结构，该互连结构为顶层金属层102之外的其他用于器件互连的结构，器件结构的互连结构可以为接触塞、连线层、过孔，连线层可以为顶层金属层102之外的一层或多层，互连结构可以为金属材料，例如可以为钨、铝、铜等。在本申请实施例中，图案化的顶层金属层102为形成键合孔之前的最顶层的互连层，该图案化的顶层金属层102形成于覆盖层101上，图案化的顶层金属层102的材料可以为铝，覆盖层101为形成图案化的顶层金属层102之前的所有介质材料层。图案化的顶层金属层102形成于覆盖层101上，本文档来自技高网...

【技术保护点】
1.一种半导体器件的制造方法，其特征在于，包括：/n提供衬底，所述衬底上形成有覆盖层，所述覆盖层上形成有图案化的顶层金属层；/n沉积覆盖所述图案化的顶层金属层的第一介质层；/n进行所述第一介质层的平坦化，以去除所述图案化的顶层金属层上至少部分厚度的第一介质层；/n在所述第一介质层和所述图案化的顶层金属层上依次形成刻蚀停止层以及第二介质层。/n

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，包括：
提供衬底，所述衬底上形成有覆盖层，所述覆盖层上形成有图案化的顶层金属层；
沉积覆盖所述图案化的顶层金属层的第一介质层；
进行所述第一介质层的平坦化，以去除所述图案化的顶层金属层上至少部分厚度的第一介质层；
在所述第一介质层和所述图案化的顶层金属层上依次形成刻蚀停止层以及第二介质层。


2.根据权利要求1所述的方法，其特征在于，所述图案化的顶层金属层为铝。


3.根据权利要求1或2所述的方法，其特征在于，所述刻蚀停止层的材料为氮化硅。


4.根据权利要求1所述的方法，其特征在于，所述进行所述第一介质层的平坦化，包括：
采用化学机械研磨，进行所述第一介质层的平坦化。


5.根据权利要求1所述的方法，其特征在于，所述进行所述第一介质层的平坦化，包括：
采用化学机械研磨，进行所述第一介质层的平坦化，以去除所述图案化的顶层金属层上部分厚度的第一介质层；
刻蚀去除至少部分厚度的剩余的所述第一介质层。


6.根据权利要求1所述的方法，其...

【专利技术属性】
技术研发人员：胡杏，刘天建，周玉，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：湖北;42