半导体结构、器件及其制备方法技术

技术编号:22945498 阅读:61 留言:0更新日期:2019-12-27 17:20
本发明专利技术提供一种半导体结构、器件及其制备方法,半导体结构包括:衬底、成核层、多个间隔排布的沟道及外延层;成核层形成于衬底上并覆盖衬底的上表面,为含Al氮化物层,晶向为(0001)晶向;沟道贯穿成核层且底部位于衬底中,将成核层划分为多个间隔排布的成核层平台;外延层为含Al氮化物层,形成于成核层平台上并覆盖成核层平台的上表面及沟道的开口。本发明专利技术通过沟道及成核层的结构,减少外延层在沟道上成核的几率,且进一步的通过成核层及外延层的材质的选择,增加外延层在成核层平台上成核的几率,以进一步的增大外延层在成核层平台及沟道上成核的几率差,制备具有良好的平整性及完整性的外延层。

Semiconductor structure, device and preparation method

【技术实现步骤摘要】
半导体结构、器件及其制备方法
本专利技术属于半导体
,涉及一种半导体结构、器件及其制备方法。
技术介绍
随着半导体行业的快速发展,第三代半导体材料主要以碳化硅(SiC)、氮化镓(GaN)、氧化锌(ZnO)、金刚石、氮化铝(AlN)为代表的宽禁带半导体材料,由于具有高的击穿电场、高的热导率、高的电子饱和速率及高的抗辐射能力,因而更适合于制作高温、高频、抗辐射及大功率器件,因此备受关注。为了解决材料间的晶格不匹配的现象,图形衬底技术得到了广泛应用,但经研究发现,在图形衬底技术中,当在图形衬底上生长外延层时,如AlN层或AlGaN层时,由于Al原子在生长表面的过程距离小、生长选择性差、侧向生长速率小,因此很难在图形衬底的表面形成连续平整的外延层,从而影响制备的产品的质量。因此,提供一种半导体结构、器件及其制备方法,以有效提高外延层的表面平整性及完整性,实属必要。
技术实现思路
鉴于以上所述现有技术的缺点,本专利技术的目的在于提供一种半导体结构、器件及其制备方法,用于解决现有技术中,难以在图形衬底表面制备平整的本文档来自技高网...

【技术保护点】
1.一种半导体结构的制备方法,其特征在于,包括以下步骤:/n提供衬底;/n于所述衬底上形成成核层,所述成核层覆盖所述衬底的上表面,且所述成核层为含Al氮化物层,所述成核层的晶向为(0001)晶向;/n形成多个间隔排布的沟道,所述沟道贯穿所述成核层,且所述沟道的底部位于所述衬底中,以将所述成核层划分为多个间隔排布的成核层平台;/n于所述成核层平台上形成外延层,所述外延层为含Al氮化物层,所述外延层覆盖所述成核层平台的上表面,且所述外延层覆盖所述沟道的开口。/n

【技术特征摘要】
1.一种半导体结构的制备方法,其特征在于,包括以下步骤:
提供衬底;
于所述衬底上形成成核层,所述成核层覆盖所述衬底的上表面,且所述成核层为含Al氮化物层,所述成核层的晶向为(0001)晶向;
形成多个间隔排布的沟道,所述沟道贯穿所述成核层,且所述沟道的底部位于所述衬底中,以将所述成核层划分为多个间隔排布的成核层平台;
于所述成核层平台上形成外延层,所述外延层为含Al氮化物层,所述外延层覆盖所述成核层平台的上表面,且所述外延层覆盖所述沟道的开口。


2.根据权利要求1所述的半导体结构的制备方法,其特征在于:所述成核层包括AlN层及AlGaN层中的一种或组合;所述外延层包括AlN层及AlGaN层中的一种或组合;形成所述成核层的方法包括PVD;形成所述外延层的方法包括MOCVD。


3.根据权利要求1所述的半导体结构的制备方法,其特征在于:所述沟道的开口的形貌包括圆形及多边形中的一种或组合;所述沟道的垂向截面形貌包括“U”字形、“V”字形、矩形、正方形及梯形中的一种或组合。


4.根据权利要求1所述的半导体结构的制备方法,其特征在于:所述成核层平台的厚度的范围包括10nm~50nm;所述成核层平台的宽度的范围小于等于5μm。


5.根据权利要求1所述的半导体结构的制备方法,其特征在于:所述沟道的开口的宽度范围小于等于1μm;所述沟道的深度的范围小于等于2μm。

...

【专利技术属性】
技术研发人员:郝茂盛胡建正袁根如马艳红张楠陈朋
申请(专利权)人:上海芯元基半导体科技有限公司中微半导体设备上海股份有限公司
类型:发明
国别省市:上海;31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1