半导体元件及其制作方法技术

本发明专利技术公开一种半导体元件及其制作方法，该制作半导体元件的方法为，主要先提供一基底包含一磁性隧穿接面(magnetic tunneling junction,MTJ)区域以及一边缘区域，然后形成一第一金属间介电层于该基底上，再形成一第一磁性隧穿接面以及一第二磁性隧穿接面于第一金属间介电层上，其中第一磁性隧穿接面设于磁性隧穿接面区域上而第二磁性隧穿接面则设于边缘区域上。之后再形成一第二金属间介电层于第一磁性隧穿接面以及第二磁性隧穿接面上。

Semiconductor components and their fabrication methods

The invention discloses a semiconductor element and a manufacturing method thereof. The method of manufacturing the semiconductor element mainly provides that a substrate comprises a magnetic tunneling junction (MTJ) area and an edge area, then a first intermetallic dielectric layer is formed on the substrate, then a first magnetic tunneling junction surface and a second magnetic tunneling junction surface are formed on the first gold On the dielectrical layer, the first magnetic tunneling interface is located on the magnetic tunneling interface area, and the second magnetic tunneling interface is located on the edge area. Then a second intermetallic dielectric layer is formed on the first magnetic tunneling interface and the second magnetic tunneling interface.

【技术实现步骤摘要】
半导体元件及其制作方法
本专利技术涉及一种半导体元件及其制作方法，尤指一种磁阻式随机存取存储器(MagnetoresistiveRandomAccessMemory,MRAM)及其制作方法。
技术介绍
已知，磁阻(magnetoresistance,MR)效应是材料的电阻随着外加磁场的变化而改变的效应，其物理量的定义，是在有无磁场下的电阻差除上原先电阻，用以代表电阻变化率。巨磁阻(giantmagnetoresistance,GMR)效应则存在于铁磁性(如：Fe,Co,Ni)/非铁磁性(如：Cr,Cu,Ag,Au)的多层膜系统，由于磁性层间的磁交换作用会改变其传导电子行为，使得电子产生程度不同的磁散射而造成较大的电阻，其电阻变化较常磁阻大上许多，故被称为「巨磁阻」。这种多层膜结构的电阻值与铁磁性材料薄膜层的磁化方向有关，两层磁性材料磁化方向相反情况下的电阻值，明显大于磁化方向相同时的电阻值，而电阻在很弱的外加磁场下具有很大的变化量。隧穿磁阻(tunnelmagnetoresistance,TMR)效应则是指在铁磁/绝缘体薄膜(约1纳米)/铁磁材料中，其隧穿电阻大小随两边铁磁材料相对方向变化的效应。目前，磁阻效应已被成功地运用在硬盘生产上，具有重要的商业应用价值。此外，利用巨磁电阻物质在不同的磁化状态下具有不同电阻值的特点，还可以制成磁性随机存储器(MRAM)，其优点是在不通电的情况下可以继续保留存储的数据。上述磁阻效应还被应用在磁场感测(magneticfieldsensor)领域，例如，移动电话中搭配全球定位系统(globalpositioningsystem,GPS)的电子罗盘(electroniccompass)零组件，用来提供使用者移动方位等资讯。目前，市场上已有各式的磁场感测技术，例如，各向异性磁阻(anisotropicmagnetoresistance,AMR)感测元件、巨磁阻(GMR)感测元件、磁隧穿接面(magnetictunnelingjunction,MTJ)感测元件等等。然而，上述现有技术的缺点通常包括：较占芯片面积、制作工艺较昂贵、较耗电、灵敏度不足，以及易受温度变化影响等等，而有必要进一步改进。
技术实现思路
本专利技术一实施例揭露一种制作半导体元件的方法，其主要先提供一基底包含一磁性隧穿接面(magnetictunnelingjunction,MTJ)区域以及一边缘区域，然后形成一第一金属间介电层于该基底上，再形成一第一磁性隧穿接面以及一第二磁性隧穿接面于第一金属间介电层上，其中第一磁性隧穿接面设于磁性隧穿接面区域上而第二磁性隧穿接面则设于边缘区域上。之后再形成一第二金属间介电层于第一磁性隧穿接面以及第二磁性隧穿接面上。本专利技术另一实施力揭露一种半导体元件，其主要包含：一基底包含一磁性隧穿接面(magnetictunnelingjunction,MTJ)区域以及一边缘区域，一第一磁性隧穿接面设于磁性隧穿接面区域上以及一第二磁性隧穿接面设于边缘区域上。附图说明图1为本专利技术一标准MRAM的上视图；图2为本专利技术一反向单元MRAM的上视图；图3为图1或图2中MRAM的剖面示意图。主要元件符号说明12基底14MTJ区域16边缘区域18栅极结构20层间介电层22金属内连线结构24金属内连线结构26金属内连线结构28停止层30金属间介电层32金属内连线34停止层36金属间介电层38金属内连线40停止层42金属间介电层44金属内连线46沟槽导体48接触洞导体50阻障层52金属层54MTJ56MTJ58第一电极层60固定层62自由层64遮盖层66第二电极层68遮盖层70金属间介电层72金属内连线结构74停止层76金属间介电层78金属内连线80源极/漏极区域82接触插塞具体实施方式请同时参照图1至图3，图1至图3为本专利技术一实施例制作一半导体元件，或更具体而言一MRAM单元的方式示意图，其中图1为一标准MRAM的上视图，图2为一反向单元(reversecell)MRAM的上视图，图3则为图1或图2的MRAM剖面示意图。需注意的是，虽然图1或图2中MRAM的大部分元件均揭露于图3中，但图3仅为图1或图2中MRAM结构的整体概略剖面示意图而非图1或图2中沿着一特定切线的剖面示意图。如图1至图3所示，首先提供一基底12，例如一由半导体材料所构成的基底12，其中半导体材料可选自由硅、锗、硅锗复合物、硅碳化物(siliconcarbide)、砷化镓(galliumarsenide)等所构成的群组，且基底12上优选定义有一磁性隧穿接面(magnetictunnelingjunction,MTJ)区域14以及一边缘区域16。基底12上可包含例如金属氧化物半导体(metal-oxidesemiconductor,MOS)晶体管等有源元件、被动元件、导电层以及例如层间介电层(interlayerdielectric,ILD)20等介电层覆盖于其上。更具体而言，基底12上可包含平面型或非平面型(如鳍状结构晶体管)等MOS晶体管元件，其中MOS晶体管可包含栅极结构18(例如金属栅极)以及源极/漏极区域80、间隙壁、外延层、接触洞蚀刻停止层等晶体管元件，层间介电层20可设于基底12上并覆盖MOS晶体管，且层间介电层20可具有多个接触插塞82(仅示于图1以及图2)电连接MOS晶体管的栅极以及/或源极/漏极区域80。由于平面型或非平面型晶体管与层间介电层等相关制作工艺均为本领域所熟知技术，在此不另加赘述。然后于MTJ区域14以及边缘区域16的层间介电层20上依序形成金属内连线结构22、24、26电连接前述的接触插塞82，其中金属内连线结构22包含一停止层28、一金属间介电层30以及多个金属内连线32镶嵌于停止层28与金属间介电层30中，金属内连线结构24包含一停止层34、一金属间介电层36以及多个金属内连线38镶嵌于停止层34与金属间介电层36中，金属内连线结构26则包含一停止层40、一金属间介电层42以及多个金属内连线44镶嵌于停止层40与金属间介电层42中。在本实施例中，金属内连线结构22中的各金属内连线32优选包含一沟槽导体(trenchconductor)46，金属内连线结构24中的金属内连线38可包含沟槽导体46以及接触洞导体(viaconductor)48的组合，例如MTJ区域14的金属内连线38可由沟槽导体46以及接触洞导体48一同组成，而边缘区域16中的金属内连线38则仅由沟槽导体46所组成。金属内连线结构26中的金属内连线44则仅包含接触洞导体48。其中位于边缘区域16金属间介电层30内的金属内连线32或沟槽导体46优选为选择性设置，亦即若边缘区域16中的金属间介电层30内不设置任何导体，则其上的金属内连线38下方便无任何阻挡。另外各金属内连线结构22、24本文档来自技高网...

【技术保护点】
1.一种制作半导体元件的方法，包含：/n提供基底包含磁性隧穿接面(magnetic tunneling junction,MTJ)区域以及边缘区域；/n形成第一磁性隧穿接面于该磁性隧穿接面区域上；以及/n形成第二磁性隧穿接面于该边缘区域上。/n

【技术特征摘要】
1.一种制作半导体元件的方法，包含：
提供基底包含磁性隧穿接面(magnetictunnelingjunction,MTJ)区域以及边缘区域；
形成第一磁性隧穿接面于该磁性隧穿接面区域上；以及
形成第二磁性隧穿接面于该边缘区域上。


2.如权利要求1所述的方法，另包含：
形成第一金属间介电层于该基底上；
形成该第一磁性隧穿接面以及该第二磁性隧穿接面于该第一金属间介电层上；以及
形成第二金属间介电层于该第一磁性隧穿接面以及该第二磁性隧穿接面上。


3.如权利要求2所述的方法，另包含于形成该第二金属间介电层之前形成遮盖层于该第一磁性隧穿接面以及该第二磁性隧穿接面上。


4.如权利要求3所述的方法，其中该遮盖层包含氮化硅。


5.如权利要求2所述的方法，另包含于形成该第一磁性隧穿接面以及该第二磁性隧穿接面之前形成第一接触洞导体以及第二接触洞导体于该第一金属间介电层内，其中该第一接触洞导体连接该第一磁性隧穿接面且该第二接触洞导体连接该第二磁性隧穿接面。


6.如权利要求2所述的方法，另包含形成第三接触洞导体于该第二金属间介电层上并连接该第一磁性隧穿接面。


7.如权利要求2所述的方法，另包含：
形成第三金属间介电层于该第一金属间介电层以及该基底之间；
形成金属内连线于该第三金属间介电层内，其中该金属内连线电连接该第一磁性隧穿接面；以及
形成沟槽导体于该第三金属间介电层内，其中该沟槽导体电连接该第二磁性隧穿接面。


8.一种半导体元件...

【专利技术属性】
技术研发人员：洪庆文，王裕平，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾;TW