FinFET及其制造方法技术

公开了一种FinFET及其制造方法。该制造FinFET的方法包括：在半导体衬底的内部形成掺杂穿通阻止层；利用半导体衬底位于掺杂穿通阻止层上方的部分形成半导体鳍片；形成横跨半导体鳍片的栅堆叠，该栅堆叠包括栅极电介质和栅极导体，并且栅极电介质将栅极导体和半导体鳍片隔开；形成围绕栅极导体的栅极侧墙；以及在半导体鳍片位于栅堆叠两侧的部分中形成源区和漏区。掺杂穿通阻止层将半导体鳍片和半导体衬底隔开，从而可以断开源区和漏区之间经由半导体衬底的漏电流路径。

【技术实现步骤摘要】
FinFET及其制造方法本申请是2012年11月30日向中国专利局递交的题为“FinFET及其制造方法”的专利技术专利申请No.201210507134.3的分案申请。
本专利技术涉及半导体技术，更具体地，涉及FinFET及其制作方法。
技术介绍
随着半导体器件的尺寸越来越小，短沟道效应愈加明显。为了抑制短沟道效应，提出了在SOI晶片或块状半导体衬底上形成的FinFET。FinFET包括在半导体材料的鳍片(fin)的中间形成的沟道区，以及在鳍片两端形成的源/漏区。栅电极在沟道区的两个侧面包围沟道区(即双栅结构)，从而在沟道各侧上形成反型层。由于整个沟道区都能受到栅极的控制，因此能够起到抑制短沟道效应的作用。在批量生产中，与使用SOI晶片相比，使用半导体衬底制造的FinFET成本效率更高，从而广泛采用。然而，在使用半导体衬底的FinFET中难以控制半导体鳍片的高度，并且在源区和漏区之间可能形成经由半导体衬底的导电路径，从而产生漏电流的问题。在半导体鳍片下方形成掺杂穿通阻止层(punch-through-stopperlayer)，可以减小源区和漏区之间的漏电流。然而，为了形成穿通阻止层而执行的离子注入可能在半导体鳍片的沟道区中引入不期望的掺杂剂。该附加的掺杂使得在FinFET的沟道区中存在着随机掺杂浓度波动。由于半导体鳍片的高度变化和随机掺杂浓度波动，FinFET的阈值电压不期望地发生随机变化。
技术实现思路
本专利技术的目的是在基于半导体衬底的FinFET中减小源区和漏区之间的漏电流，并且减小阈值电压的随机变化。根据本专利技术的一方面，提供一种制造FinFET的方法，包括：在半导体衬底的内部形成掺杂穿通阻止层；利用半导体衬底位于掺杂穿通阻止层上方的部分形成半导体鳍片；形成横跨半导体鳍片的栅堆叠，该栅堆叠包括栅极电介质和栅极导体，并且栅极电介质将栅极导体和半导体鳍片隔开；形成围绕栅极导体的栅极侧墙；以及在半导体鳍片位于栅堆叠两侧的部分中形成源区和漏区。根据本专利技术的另一方面，提供一种FinFET，包括：半导体衬底；位于半导体衬底上的掺杂穿通阻止层；位于掺杂穿通阻止层上的半导体鳍片；横跨半导体鳍片的栅堆叠，该栅堆叠包括栅极电介质和栅极导体，并且栅极电介质将栅极导体和半导体鳍片隔开；以及位于半导体鳍片两端的源区和漏区，其中掺杂穿通阻止层和半导体鳍片均由半导体衬底形成。在本专利技术的FinFET中，采用掺杂穿通阻止层将半导体鳍片和半导体衬底隔开，从而可以断开源区和漏区之间经由半导体衬底的漏电流路径。在形成该FinFET的过程中，可以采用顶部保护层和/或侧壁保护层避免对半导体鳍片的不期望的掺杂，从而可以减小阈值电压的随机变化。在一个优选的实施例中，在应力作用层中形成的源区和漏区可以向半导体鳍片中的沟道区施加合适的应力以提供载流子的迁移率。在另一个或进一步优选的实施例中，采用后栅工艺形成栅堆叠，从而获得高质量的栅极电介质和期望的功函数。附图说明通过以下参照附图对本专利技术实施例的描述，本专利技术的上述以及其他目的、特征和优点将更为清楚，在附图中：图1-11是示出了根据本专利技术的第一实施例的制造半导体器件的方法的各个阶段的半导体结构的示意图。图12-13示出了根据本专利技术的第二实施例的制造半导体器件的方法的一部分阶段的半导体结构的示意图。图14-16示出了根据本专利技术的第三实施例的制造半导体器件的方法的一部分阶段的半导体结构的示意图。图17-20示出了根据本专利技术的第四实施例的制造半导体器件的方法的一部分阶段的半导体结构的示意图。图21-22示出了根据本专利技术的第五实施例的制造半导体器件的方法的一部分阶段的半导体结构的示意图。图23示出了根据本专利技术的第六实施例的制造半导体器件的方法的一部分阶段的半导体结构的示意图。具体实施方式以下将参照附图更详细地描述本专利技术。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“直接在......上面”或“在......上面并与之邻接”的表述方式。在本申请中，术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。在下文中描述了本专利技术的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本专利技术。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本专利技术。除非在下文中特别指出，FinFET的各个部分可以由本领域的技术人员公知的材料构成。半导体材料例如包括III-V族半导体，如GaAs、InP、GaN、SiC，以及IV族半导体，如Si、Ge。栅极导体可以由能够导电的各种材料形成，例如金属层、掺杂多晶硅层、或包括金属层和掺杂多晶硅层的叠层栅极导体或者是其他导电材料，例如为TaC、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTax，MoNx、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSix、Ni3Si、Pt、Ru、Ir、Mo、HfRu、RuOx和所述各种导电材料的组合。栅极电介质可以由SiO2或介电常数大于SiO2的材料构成，例如包括氧化物、氮化物、氧氮化物、硅酸盐、铝酸盐、钛酸盐，其中，氧化物例如包括SiO2、HfO2、ZrO2、Al2O3、TiO2、La2O3，氮化物例如包括Si3N4，硅酸盐例如包括HfSiOx，铝酸盐例如包括LaAlO3，钛酸盐例如包括SrTiO3，氧氮化物例如包括SiON。并且，栅极电介质不仅可以由本领域的技术人员公知的材料形成，也可以采用将来开发的用于栅极电介质的材料。本专利技术可以各种形式呈现，以下将描述其中一些示例。参照图1-11描述根据本专利技术的第一实施例的制造半导体器件的方法的示例流程，其中，在图10a-11a中示出了半导体结构的俯视图及截面图的截取位置，在图1-9、10b-11b中示出在半导体鳍片的宽度方向上沿线A-A截取的半导体结构的截面图，在图10c-11c中示出在半导体鳍片的A长度方向上沿线B-B截取的半导体结构的截面图。如图1所示，通过已知的沉积工艺，如电子束蒸发(EBM)、化学气相沉积(CVD)、原子层沉积(ALD)、溅射等，在半导体衬底101(例如Si衬底)上形成顶部保护层102(例如，氮化硅)。在一个示例中，顶部保护层102例如是厚度约为50-100nm的氮化硅层。正如下文将要描述的，在半导体衬底101中将形成半导体鳍片。然后，例如通过旋涂在顶部保护层102上形成光致抗蚀剂层PR1，并通过其中包括曝光和显影的光刻工艺将光致抗蚀剂层PR1形成用于限定半导体鳍片的形状(例如，条带)的图案。采用光致抗蚀剂层PR1作为掩模，通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用本文档来自技高网...

【技术保护点】
一种制造FinFET的方法，包括：在半导体衬底的内部形成掺杂穿通阻止层；利用半导体衬底位于掺杂穿通阻止层上方的部分形成半导体鳍片；形成横跨半导体鳍片的栅堆叠，该栅堆叠包括栅极电介质和栅极导体，并且栅极电介质将栅极导体和半导体鳍片隔开；形成围绕栅极导体的栅极侧墙；以及在半导体鳍片位于栅堆叠两侧的部分中形成源区和漏区。

【技术特征摘要】
1.一种制造FinFET的方法，包括：在半导体衬底上形成脊状物，在遮挡该脊状物中将用于形成半导体鳍片的部分的情况下，经由脊状物的未遮挡部分的暴露侧面通过气相推入掺杂剂或者倾斜离子注入掺杂剂然后进行热处理以形成掺杂穿通阻止层；利用脊状物位于掺杂穿通阻止层上方的部分形成半导体鳍片；形成横跨半导体鳍片的栅堆叠，该栅堆叠包括栅极电介质和栅极导体，并且栅极电介质将栅极导体和半导体鳍片隔开；形成围绕栅极导体的栅极侧墙；以及在半导体鳍片位于栅堆叠两侧的部分中形成源区和漏区。2.根据权利要求1所述的方法，其中遮挡脊状物的将用于形成半导体鳍片的部分包括：遮挡脊状物的顶部和侧壁的上部。3.根据权利要求2所述的方法，其中，形成脊状物的方法包括：在半导体衬底上形成顶部保护层，然后图案化半导体衬底以形成脊状物；在形成掺杂穿通阻止层之前该方法还包括：在脊状物的上部的侧面上形成侧壁保护层；在形成掺杂穿通阻止层之后该方法还包括：去除顶部保护层和侧壁保护层。4.根据权利要求3所述的方法，其中掺杂的步骤包括：通过气相推入使得掺杂剂从脊状物的下部的暴露侧面向内部扩散直至连通，从而形成掺杂穿通阻止层。5.根据权利要求1所述的方法，其中倾斜离子注入的步骤包括：通过倾斜离子注入在脊状物的未遮挡部分的暴露侧面形成掺杂剂层，以及热处理的步骤包括：将掺杂剂从掺杂剂层向内推入脊状物以形成掺杂穿通阻止层。6.根据权利要求3所述的方法，其中在形...

【专利技术属性】
技术研发人员：朱慧珑，许淼，梁擎擎，尹海洲，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11