一种沟槽型半导体功率器件终端保护结构及功率器件制造技术

一种沟槽型半导体功率器件终端保护结构及功率器件，其功率器件结构包括第一导电类型衬底、第一导电类型缓冲层、第一导电类型漂移区，且在第一导电类型漂移区内设有原胞区和终端保护区，在原胞区外部设有主分压环、次分压环和第一导电类型截止环，在分压环的下方设有第二导电类型屏蔽保护层，该结构特征在于，在相邻的分压环之间设有第二导电类型阱区，且各分压环与第二导电类型阱区之间由第一导电类型漂移区隔离，该结构在形成耗尽层辅助耐压的同时，可以避免相邻分压环之间的电位影响，有效减小了分压环氧化层中的电场强度，提升了终端保护结构的耐压能力，且该结构与原有的制造工艺兼容，在保持成本不变的情况下提高了器件的整体性能。

A groove type terminal protection structure and power device for semiconductor power devices

【技术实现步骤摘要】
一种沟槽型半导体功率器件终端保护结构及功率器件
本专利技术属于功率半导体器件结构设计及制造
，具体而言，本专利技术主要涉及一种沟槽型半导体功率器件终端保护结构及功率器件的设计和制造。
技术介绍
功率半导体器件终端对于整体器件结构具有重要作用，在沟槽型功率半导体器件不断发展成熟的过程中，与其工艺相兼容的沟槽型终端保护结构也得到了发展和广泛应用。现今国内外功率MOS器件的竞争也越来越激烈，降低器件的成本、提高器件的性能及可靠性也越来越迫切，在不影响性能的前提下，减少器件制造工艺中的光刻次数和缩小芯片的尺寸是降低器件成本的两个重要手段，将沟槽型终端应用于沟槽型器件符合这样的原则。现有的沟槽型终端保护结构，往往会在相邻的两个分压环之间，形成一个半导体阱区，该半导体阱区在水平方向上与分压环的氧化层侧壁相抵，在垂直方向上与漂移区的半导体材料形成耗尽层，以此提升终端结构的耐压能力。但该传统结构存在一定的缺陷，由于半导体阱区在水平方向上与两侧分压环的氧化层侧壁都相抵，导致相邻分压环的电位会相互影响，最终使得氧化层侧壁中的电场强度增大，减弱了终端保护结构的耐压能力。专利技术内容本专利技术针对上述本文档来自技高网...

【技术保护点】
1.一种沟槽型半导体功率器件终端保护结构，包括：第一导电类型衬底(1)、在第一导电类型衬底(1)上设有第一导电类型缓冲层(2)，在第一导电类型缓冲层(2)上设有第一导电类型漂移区(3)，在第一导电类型漂移区(3)内设有原胞区(19)，在原胞区(19)的外部设有主分压环(4)，在主分压环(4)外部设有至少一个次分压环(5)，在最外侧的次分压环(5)的外部设有第一导电类型截止环(6)，在主分压环(4)及各次分压环(5)的下方分别设有第二导电类型屏蔽保护层(10)，在第一导电类型漂移区(3)的表面覆盖有氧化层，其特征在于，在主分压环(4)与相邻于主分压环(4)的次分压环(5)之间以及相邻次分压环(5...

【技术特征摘要】
1.一种沟槽型半导体功率器件终端保护结构，包括：第一导电类型衬底(1)、在第一导电类型衬底(1)上设有第一导电类型缓冲层(2)，在第一导电类型缓冲层(2)上设有第一导电类型漂移区(3)，在第一导电类型漂移区(3)内设有原胞区(19)，在原胞区(19)的外部设有主分压环(4)，在主分压环(4)外部设有至少一个次分压环(5)，在最外侧的次分压环(5)的外部设有第一导电类型截止环(6)，在主分压环(4)及各次分压环(5)的下方分别设有第二导电类型屏蔽保护层(10)，在第一导电类型漂移区(3)的表面覆盖有氧化层，其特征在于，在主分压环(4)与相邻于主分压环(4)的次分压环(5)之间以及相邻次分压环(5)之间设有第二导电类型阱区(12)，并且，位于主分压环(4)与相邻于主分压环(4)的次分压环(5)之间的第二导电类型阱区(12)与主分压环(4)之间由第一导电类型漂移区(3)隔离，位于相邻次分压环(5)之间的第二导电类型阱区(12)与相邻次分压环(5)中的内侧次分压环(5)之间由第一导电类型漂移区(3)隔离。2.根据权利要求1所述的沟槽型半导体功率器件终端保护结构，其特征在于，所述主分压环(4)包括内壁上设有绝缘氧化层的沟槽并在其中填充多晶硅以形成多晶硅场板(8)，主分压环(4)中多晶硅场板(8)与主分压环下方的第二导电类型屏蔽保护层(10)直接相连形成欧姆接触，所述次分压环(5)包括内壁及底部均设有绝缘氧化层的沟槽并在其中填有作为多晶硅浮空场板(11)的多晶硅。3.根据权利要求1所述的沟槽型半导体功率器件终端保护结构，其特征在于，位于主分压环(4)与相邻于主分压环(4)的次分压环(5)之间的第二导电类型阱区(12)与其中的次分压环(5)相抵，位于相邻次分压环(5)之间的第二导电类型阱区(12)与相邻次分压环(5)中的外侧次分压环(5)相抵。4.根据权利要求1所述的沟槽型半导体功率器件终端保护结构，其特征在于，位于主分压环(4)与相邻于主分压环(4)的次分压环(5)之间的第二导电类型阱区(12)与其中的次分压环(5)之间由第一导电类型漂移区(3)隔离，位于相邻次分压环(5)之间的第二导电类型阱区(12)与相邻次分压环(5)中的外侧次分压环(5)之间由第一导电类型漂移区(3)隔离。5.根据权利要求1至4中任一权利要求所述的沟槽型半导体功率器件终端保护结构，其特征在于，第一导电类型为n型导电类型，第二导电类型为p型导电类型。6.根据权利要求1至4中任一权利要求所述的沟槽型半导体功率器件终端保护结构，其特征在于，第一导电类型为p型导电类型，第二导电类型为n型导电类型。7.根据权利要求4所述沟槽型半导体功率器件终端保护结构，其特征在于，p型导电类型为掺杂III族元素的碳化硅，n型导电类型为掺杂V族元素的碳化硅。8.根据权利要求4所述沟槽型半导体功率器件终端保护结构，其特征在于，第二导电类型阱区(12)与主分压环(4)及相邻于主分压环(4)的次分压环(5)之间的距离为0.9μm～1.1μ...

【专利技术属性】
技术研发人员：刘斯扬，赵航波，付浩，魏家行，孙伟锋，陆生礼，时龙兴，
申请(专利权)人：东南大学，
类型：发明
国别省市：江苏,32