用于收发器接口过压钳位的装置和方法制造方法及图纸

提供了用于收发器接口过压钳位的装置和方法。在某些配置中，接口器件包括第一p型阱区和n型隔离结构中的第二p型阱区。另外，钳位器件包括第一p型有源区和第一p型阱区中且电连接到钳位器件的第一端子的第一n型有源区。此外，钳位器件包括第二p型有源区和第二p型阱区中且电连接到钳位器件的第二端子的第二n型有源区。n型隔离结构处于半导体基底的p型区中，并且使第一和第二p型阱区与p型基底区电隔离。钳位器件还包括位于第一和第二n型有源区之间的阻塞电压调谐结构。

Device and method for overvoltage clamping of transceiver interface

【技术实现步骤摘要】
用于收发器接口过压钳位的装置和方法
本专利技术的实施例涉及电子系统，更具体地，涉及用于集成电路(IC)的双极性过压钳位器件。
技术介绍
某些电子系统可能暴露于瞬态电事件，或者具有快速变化的电压和高功率、相对较短持续时间的电信号。瞬态电事件可以包括，例如，静电放电(ESD)事件和/或电磁干扰(EMI)的事件。由于过压条件和/或集成电路的相对小的区域上的高水平的功耗，瞬态电事件会损坏电子系统内的集成电路(IC)。高功耗可以提高集成电路的温度，并且可能导致众多不可逆的问题，例如栅极氧化层击穿、结损害、金属损害以及表面电荷俘获。另外，瞬态电事件可能引起闩锁(换句话说，再生低阻抗通路的无意创建)，从而破坏了集成电路的功能和/或潜在地导致IC永久损坏。因此，需要甚至在恶劣条件中，例如高温和电气噪声环境，能够提供具有高可靠性的的集成电路的低功耗器件以允许用于宽双极性信号摆幅的精度信号处理。
技术实现思路
在一个方面，提供了一种装置。装置包括基底的p型区中的n型隔离结构、n型隔离结构中的第一p型阱区以及n型隔离结构中且从第一p型阱区隔开的第二p型阱区。n型隔离结构使第一和第二p型阱区与基底的p型区电隔离。装置还包括第一p型有源区和第一p型阱区中的第一n型有源区，以及第二p型有源区和第二p型阱区中的第二n型有源区。第一n型有源区和第一p型有源区电连接到第一端子，并且第二n型有源区和第二p型有源区电连接到第二端子。装置还包括位于第一和第二n型有源区之间的阻塞电压微调结构。在另一个方面，提供了一种装置。装置包括基底的p型区中的n型隔离结构、n型隔离结构中的第一p型阱区以及n型隔离结构中且从第一p型阱区隔开的第二p型阱区。n型隔离结构使第一和第二p型阱区与基底的p型区电隔离。装置还包括第一p型有源区和第一p型阱区中的第一n型有源区，以及第二p型有源区和第二p型阱区中的第二n型有源区。第一n型有源区和第一p型有源区电连接到第一端子，并且第二n型有源区和第二p型有源区电连接到第二端子。装置还包括位于第一和第二n型有源区之间用于阻塞电压微调装置。在另一个方面，提供形成钳位器件的方法。方法包括：在基底的p型区中形成n型隔离结构，在n型隔离结构中形成第一p型阱区并且在n型隔离结构中形成第二p型阱区且从第一p型阱区隔开。n型隔离结构使第一和第二p型阱区与基底的p型区电隔离。方法还包括在第一p型阱区中形成第一p型有源区和第一n型有源区，在第二p型阱区中形成第二p型有源区和第二n型有源区，并且在第一和第二n型有源区之间形成阻塞电压微调结构。在另一个方面，提供了收发器接口。收发器接口包括第一引脚和具有电连接到第一引脚的第一端子和电连接到第一电压的第二端子的第一钳位器件。第一钳位器件包括基底的p型区中的n型隔离结构，n型隔离结构中的第一p型阱区以及n型隔离结构中且从第一p型阱区隔开的第二p型阱区。n型隔离结构使第一和第二p型阱区从基底的p型区电隔离。第一钳位器件还包括第一p型有源区和第一p型阱区中的第一n型有源区，和第二p型有源区以及第二p型阱区中的第二n型有源区。第一n型有源区和第一p型有源区电连接到第一端子，并且第二n型有源区和第二p型有源区电连接到第二端子。第一钳位器件还包括位于第一和第二n型有源区之间的阻塞电压微调结构。附图说明图1示出了收发器接口的一个示例的电路图。图2是根据一个实施例，示出了双极性过压钳位器件的电流和电压之间关系的曲线图。图3A是根据一个实施例，双极性过压钳位器件的俯视图。图3B是沿线3B-3B取的图3A的双极性过压钳位器件的横截面。图3C是示出某些电路器件、图3B的横截面的带注解版本。图4示出了图3A-3C的双极性过压钳位器件的电路图。图5A-5E是双极性过压钳位器件的各种实施例的横截面。图6A是根据另一实施例，双极性过压钳位器件的横截面。图6B是示出某些电路器件，图6A的横截面的带注解版本。图7示出图6A-6B的双极性过压钳位器件的电路图。图8A-8E是双极性过压钳位器件的各种实施例的横截面。图9A-9D是双极性过压钳位器件的各种实施例的横截面。图10A是根据另一实施例，双极性过压钳位器件的横截面。图10B是示出了某些电路器件，图10A的横截面的带注解版本。图11示出了图10A-10B的双极性过压钳位器件的电路图。图12A-12C是双极性过电压钳位器件的各种实施例的横截面。图13A-13B是根据一个实施例，示出了正向和反向双极性过压钳位特性的实验数据的曲线图。图14A-14B是根据一个实施例，示出了基底击穿特性的实验数据的曲线图。图15是根据另一实施例，示出了正向和反向双极性过压钳位特性的实验数据的曲线图。具体实施方式对于实施例的以下详细描述呈现了本专利技术的具体实施例的各种描述。然而，本专利技术可以由权利要求书定义和涵盖的许多不同方式予以体现。在此说明书中，参考了附图，其中相同的参考数字可以指示相同或功能相似的元件。术语例如以上、以下、之上等，如本文所用指的是如图中所示器件定位并且应该做相应地解释。还应该理解的是，因为半导体器件内的区(例如晶体管)通过使用不同的杂质或杂质的不同浓度掺杂半导体材料的不同部分予以界定，不同区之间的离散的物理边界在整个器件中实际上可能不存在，而是所述区可以从一个过渡到另一个。如附图中所示的一些边界是这种类型的并且仅仅为了读者的协助被示出为突变结构。在下面描述的实施例中，p型区可以包括p型半导体材料，例如硼，作为掺杂剂。另外，n型区可以包括n型半导体材料，例如磷，作为掺杂剂。所属领域的技术人员将了解下面描述的区中不同浓度的掺杂剂。为了有助于确保电子系统可靠性，制造商可以根据已定义的应力条件测试电子系统，它们由各种组织，例如联合电子器件工程联合会(JEDEC)、国际电工委员会(IEC)、汽车工程协会(AEC)和国际标准化组织(ISO)制定的标准集所描述。标准可以涵盖如以上所讨论内容广泛的多种瞬态电事件，包括静电放电(ESD)事件和/或电磁干扰(EMI)的事件。本文提供了装置和双极性过压钳位器件。钳位器件可以用于，例如，保护收发器接口输入和/或输出，信号放大器的输入和/或输出和/或数据转换器的输入和/或输出。在某些配置中，双极性过压钳位器件包括第一p型阱区和n型隔离结构中的第二p型阱区。另外，钳位器件包括第一p型有源区和第一p型阱区中的且电连接到钳位器件的第一端子的第一n型有源区。另外，钳位器件包括第二p型有源区和第二p型阱区中且电连接到钳位器件的第二端子的第二n型有源区。n型隔离结构在半导体基底的p型区，并且使第一和第二p型阱区与p型基底区电隔离。半导体基底可以以各种方式来实现，包括但不限于，掺杂的半导体基底或包括硅-绝缘体-硅结构使得p型阱区与支撑基底使用绝缘层隔离的绝缘体上的硅(SOI)基底。钳位器件还包括位于第一和第二n型有源区之间的阻塞电压微调结构。阻塞电压微调结构实现以在双极性过压钳位器件的端子之间提供所期望的保护响应，从而实现其中双极性过压钳位器件对阻塞电流传导采用高阻抗操作的所期望的电压范围或信号摆幅。特别是，阻塞电压微调结构可以实现在第一和第二端子之间达到与其中过压钳位器件提供高阻抗的、第一和第二端子之间最大反向电压一样的所期望的最大正向电压，其中过压钳位器件过压钳位器件提本文档来自技高网...

【技术保护点】
1.一种电子装置，包括：基底的p型区中的n型隔离结构；所述n型隔离结构中的第一p型阱区；所述第一p型阱区中的第一p型有源区和第一n型有源区，其中所述第一n型有源区和所述第一p型有源区电连接到第一端子；所述n型隔离结构中的且从所述第一p型阱区隔开的第二p型阱区，其中所述n型隔离结构使第一p型阱区和第二p型阱区与所述基底的所述p型区电隔离；所述第二p型阱区中的第二p型有源区和第二n型有源区，其中所述第二n型有源区和所述第二p型有源区电连接到第二端子；和位于所述第一n型有源区和第二n型有源区之间的阻塞电压调谐结构。

【技术特征摘要】
2014.11.18 US 14/546,7031.一种电子装置，包括：基底的p型区中的n型隔离结构；所述n型隔离结构中的第一p型阱区；所述第一p型阱区中的第一p型有源区和第一n型有源区，其中所述第一n型有源区和所述第一p型有源区电连接到第一端子；所述n型隔离结构中的且从所述第一p型阱区隔开的第二p型阱区，其中所述n型隔离结构使第一p型阱区和第二p型阱区与所述基底的所述p型区电隔离；所述第二p型阱区中的第二p型有源区和第二n型有源区，其中所述第二n型有源区和所述第二p型有源区电连接到第二端子；和位于所述第一n型有源区和第二n型有源区之间的阻塞电压调谐结构。2.如权利要求1所述的装置，其中所述阻塞电压调谐结构包括：包括所述第一p型阱区和第一n型区之间的第一半导体接口的第一阻塞结，其中所述第一端子和第二端子之间的反向保护特性基于所述第一阻塞结的阻塞电压；和包括所述第二p型阱区和第二n型区之间的第二半导体接口的第二阻塞结，其中所述第一端子和第二端子之间的正向保护特性基于所述第二阻塞结的阻塞电压。3.如权利要求1所述的装置，其中所述n型隔离结构包括：包括所述n型隔离结构的第一壁的第一n型阱，包括所述n型隔离结构的第二壁的第二n型阱以及包括所述n型隔离结构的底部的深n型阱隔离区。4.如权利要求1所述的装置，其中所述阻塞电压调谐结构包括：第三n型有源区，其中至少部分所述第三n型有源区处于所述第一p型阱区中；和第三p型有源区，其中至少部分所述第三p型有源区处于第二p型阱区中。5.如权利要求4所述的装置，其中所述阻塞电压调谐结构还包括：邻接所述第一p型阱区的n型阱，其中所述第三n型有源区位于沿着所述第一p型阱区和所述n型阱之间的边界。6.如权利要求4所述的装置，其中所述阻塞电压调谐结构还包括：所述第三n型有源区下面的n型轻掺杂漏极(NLDD)区。7.如权利要求4所述的装置，其中所述阻塞电压调谐结构还包括：在所述第三n型有源区和所述第三p型有源区之间延伸的氧化区。8.如权利要求4所述的装置，其中所述阻塞电压调谐结构还包括：所述第三p型有源区和所述第三n型有源区之间、所述基底的一部分之上的电介质区；和所述电介质区上面的导体。9.如权利要求4所述的装置，其中所述阻塞电压调谐结构还包括：位于第三p型有源区和第三n型有源区之间的第四p型有源区。10.如权利要求1所述的装置，其中所述第一p型阱区至少包括第一p型阱或第一浅p型阱中的一个，并且其中所述第二p型阱区至少包括第二p型阱或第二浅p型阱中的一个。11.如权利要求1所述的装置，其中所述阻塞电压调谐结构包括：第三p型有源区，其中至少部分所述第三p型有源区处于所述第一p型阱区中；和第四p型有源区，其中至少部分所述第四p型有源区处于所述第二p型阱区中。12.如权利要求11所述的装置，其中所述阻塞电压调谐结构还包括：所述第三p型有源区和所述第四p型有源区之间、所述基底的一部分之上的第一电介质区；和所述第一电介质区上面的第一导体。13.如权利要求11所述的装置，其中所述阻塞电压调谐结构还包括：位于所述第一p型阱区和所述第二p型阱区之间的n型阱。14.如权利要求11所述的装置，其中所述阻塞电压调谐结构还包括：所述第三p型有源区下面的p型轻掺杂漏极(PLDD)区。15.如权利要求11所述的装置，其中所述阻塞电压调谐结构还包括：位于第三p型有源区和第四p型有源区之间的氧化区。16.如权利要求11所述的装置，其中所述阻塞电压调谐结构还包括：位于第三p型有源区和第四p型有源区之间的第三n型有源区。17.如权利要求16所述的装置，其中所述阻塞电压调谐结构还包括：所述第三p型有源区和所述第三n型有源区之间、所述基底的一部分之上的第一电介质区；所述第一电介质区上面的第一导体；所述第四p型有源区和所述第三n型有源区之间、所述基底的一部分之上的第二电介质区；和所述第二电介质区上面的第二导体。18.如权利要求1所述的装置，其中所述阻塞电压调谐结构包括：位于第一p型阱区和第二p型阱区之间的n型阱。19.如权利要求18所述的装置，其中所述第一p型阱区包括在第一侧邻接所述n型阱的第一浅p型阱；和其中所述第二p型阱区包括在第二侧邻接所述n型阱的第二浅p型阱。20.如权利要求19所述的装置，其中所述第一p型阱区还包括从所述第一浅p型阱偏移的第一p型阱，其中...

【专利技术属性】
技术研发人员：J·A·塞尔瑟多，J·赵，罗娟，
申请(专利权)人：美国亚德诺半导体公司，
类型：发明
国别省市：美国,US