【技术实现步骤摘要】
超结功率器件及其制造方法
本公开涉及半导体领域，具体地，涉及一种超结功率器件及其制造方法以及包括这种超结功率器件的电子设备。
技术介绍
传统功率器件(例如，VDMOS)为了承受高耐压，需降低漂移区掺杂浓度或者增加漂移区厚度，这带来的直接后果是导通电阻急剧增大。为了克服上述问题，超结功率器件(例如，超结MOSFET)越来越受到重视。超结MOSFET基于电荷补偿原理，使器件的导通电阻与击穿电压呈1.32次方关系，很好地解决了导通电阻和击穿电压之间的矛盾。和传统功率VDMOS结构相比，超结MOSFET采用多个柱状体区替代传统功率器件中低掺杂漂移层作为电压维持层，达到提高击穿电压并降低导通电阻的目的。当超结功率器件采用平面栅结构时，在栅漏之间和栅源之间都可能分别存在寄生的栅漏电容和栅源电容。因此目前超结功率器件存在制造成本较高和在高频应用下的开关损耗较大的问题。所以期望在不增加制造成本的基础上降低超结功率器件的特征电阻和寄生电容。
技术实现思路
有鉴于此，本公开的目的至少部分地在于提供一种具有改进性能的超结功率器件及其制造方法以及包括这种功率器件的电子设备。根据本公开的一个方...
【技术保护点】
1.一种超结功率器件，包括：第一导电类型的衬底层；第一导电类型的外延层，设置于所述衬底层上；第二导电类型的多个第一体区和多个第二体区，所述多个第一体区和所述多个第二体区周期排列设置在所述外延层中，所述第一体区为柱状体区；多个分段栅，周期排列设置在所述外延层上，每个所述分段栅包括第一栅部分和第二栅部分。
【技术特征摘要】
1.一种超结功率器件，包括：第一导电类型的衬底层；第一导电类型的外延层，设置于所述衬底层上；第二导电类型的多个第一体区和多个第二体区，所述多个第一体区和所述多个第二体区周期排列设置在所述外延层中，所述第一体区为柱状体区；多个分段栅，周期排列设置在所述外延层上，每个所述分段栅包括第一栅部分和第二栅部分。2.如权利要求1所述的超结功率器件，其中，所述第一栅部分和所述第二栅部分之间的所述外延层内设置有第一导电类型的阱区。3.如权利要求1所述的超结功率器件，其中，所述第一体区的底部位于在所述外延层与所述衬底之间的界面上方。4.如权利要求1所述的超结功率器件，其中，所述第一体区的底部位延伸到所述外延层与所述衬底之间的界面。5.如权利要求1所述的超结功率器件，其中，所述分段栅的第一栅部分和第二栅部分的边缘在横向方向上分别延伸到相应所述第二体区的边缘之外。6.如权利要求1所述的超结功率器件，还包括：多个第一导电类型的源区，分别设置在所述多个第二体区内；多个分段栅绝缘层，每个所述分段栅绝缘层包括第一栅绝缘层部分和第二栅绝缘层部分，所述第一栅绝缘层部分和所述第二栅绝缘层部分分别位于对应的所述第一栅部分和所述第二栅部分下方，且位于所述源区、所述第二体区和所述外延层上方，所述分段栅绝缘层和...
【专利技术属性】
技术研发人员：杨东林，陈文高，刘侠，
申请(专利权)人：上海昱率科技有限公司，
类型：发明
国别省市：上海,31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。