功率MOSFET及其制造方法和电子设备技术

本公开提供了一种功率MOSFET及其制造方法和电子设备。所述功率MOSFET包括：硅衬底以及所述硅衬底上的硅外延层；多个沟槽，间隔排列且形成在所述硅外延层内；源极多晶硅，形成在所述多个沟槽下部内且被场氧层包围；栅极多晶硅，形成在所述多个沟槽上部内且通过高密度二氧化硅与源极多晶硅间隔开；所述栅极多晶硅四周环绕有栅极氧化层；多个第一体区，间隔排列且位于所述多个沟槽之间；多个源区，位于所述多个第一体区上方；多个接触孔，所述多个接触孔从所述硅外延层的顶表面延伸至所述第一体区，所述多个接触孔与所述多个沟槽自对准形成。

【技术实现步骤摘要】
功率MOSFET及其制造方法和电子设备
本专利技术属于半导体功率器件领域，特别涉及一种功率MOSFET及其制造方法功率MOSFET和电子设备。
技术介绍
在功率半导体器件领域，器件的功率密度和导通电阻是衡量产品性能最重要的指标之一。功率密度越大不仅可以降低芯片成本还能减小寄生电容和实现小型化封装。深沟槽MOSFET的器件结构，通过电荷平衡的原理，可以使漂移区的电场在较高浓度的情况下完全展开，实现器件较高的击穿电压；采用电荷平衡原理的的器件特征电阻是普通平面产品的1/2～1/5。随着器件功率容量的不断提高，器件的元胞尺寸(cellpitch)也越来越小，这增加了接触孔与沟槽之间的对准难度，而对偏会导致器件性能一致性较差甚至参数异常。
技术实现思路
鉴于以上问题，本专利技术给出了一种功率MOSFET及其制造方法及包含其的电子设备，在所述功率MOSFET中，接触孔与沟槽自对准。根据本专利技术的一个方面，提出了一种制造功率MOSFET的方法，其特征在于：所述方法包括以下步骤：在硅衬底上生长硅外延层；对硅外延层进行刻蚀本文档来自技高网...

【技术保护点】
1.一种制造功率MOSFET的方法，其特征在于：/n所述方法包括以下步骤：/n在硅衬底上生长硅外延层；/n对硅外延层进行刻蚀，形成多个间隔排列的沟槽；/n在沟槽内侧壁及底部的硅外延层表面上生长二氧化硅并形成二氧化硅层作为场氧层；/n在沟槽内填充源极多晶硅并进行回刻至硅外延层顶表面以下；/n湿法刻蚀沟槽上部的侧壁上的场氧层；/n在沟槽内填充高密度的二氧化硅层，所述二氧化硅层填充沟槽并覆盖硅外延层顶表面，采用表面平坦化工艺CMP研磨二氧化硅并湿法刻蚀沟槽内的二氧化硅层至硅外延层顶表面以下；/n生长栅极氧化层；/n沉积栅极多晶硅并进行回刻至硅外延层顶表面以下；/n进行第一体区注入并推阱；/n进行源区...

【技术特征摘要】
1.一种制造功率MOSFET的方法，其特征在于：
所述方法包括以下步骤：
在硅衬底上生长硅外延层；
对硅外延层进行刻蚀，形成多个间隔排列的沟槽；
在沟槽内侧壁及底部的硅外延层表面上生长二氧化硅并形成二氧化硅层作为场氧层；
在沟槽内填充源极多晶硅并进行回刻至硅外延层顶表面以下；
湿法刻蚀沟槽上部的侧壁上的场氧层；
在沟槽内填充高密度的二氧化硅层，所述二氧化硅层填充沟槽并覆盖硅外延层顶表面，采用表面平坦化工艺CMP研磨二氧化硅并湿法刻蚀沟槽内的二氧化硅层至硅外延层顶表面以下；
生长栅极氧化层；
沉积栅极多晶硅并进行回刻至硅外延层顶表面以下；
进行第一体区注入并推阱；
进行源区注入并退火；
沉积二氧化硅，采用表面平坦化工艺(CMP)移除硅外延层顶表面上的二氧化硅，以形成填充沟槽的介质氧化层；
沉积绝缘介质层；利用光刻板图形刻蚀绝缘介质层至硅外延层顶表面；
采用高选择比材料对沟槽之间的硅材料进行干法刻蚀，形成梯形接触孔；
通过接触孔进行孔注入并退火，形成第二体区；
进行表面金属工艺，制作器件的电极。


2.根据权利要求1所述的方法，其特征在于：
所述对硅外延层进行刻蚀，形成沟槽包括：在硅外延层上沉积二氧化硅与氮化硅的复合层作为后续沟槽刻蚀的硬掩模版和表面平坦化工艺的阻挡层；通过光刻工艺在硬掩模版上定义出沟槽区域，然后对硅外延层进行刻蚀，形成沟槽。


3.根据权利要求1所述的方法，其特征在于：
所述场氧化层可以由热生长的二氧化硅和沉积的二氧化硅组合而成。


4....

【专利技术属性】
技术研发人员：杨东林，陈文高，刘侠，潘志胜，
申请(专利权)人：上海昱率科技有限公司，
类型：发明
国别省市：上海;31