功率器件和电子设备制造技术

本公开涉及一种功率器件，包括：衬底；第一外延层，设置于所述衬底上；第二外延层，设置于所述第一外延层上；多个第一体区，设置于所述第二外延层中；多个第二体区，设置于相应第一体区的下方；其中，所述多个第二体区从所述第二外延层向下延伸到所述第一外延层中，所述多个第二体区的底部位于所述第一外延层中。

Power devices and electronic equipment

【技术实现步骤摘要】
功率器件和电子设备
本公开涉及半导体领域，具体地，涉及一种功率器件及其制造方法以及包括这种功率器件的电子设备。
技术介绍
传统功率器件(例如，VDMOS)为了承受高耐压，需降低漂移区掺杂浓度或者增加漂移区厚度，这带来的直接后果是导通电阻急剧增大。为了克服上述问题，超结功率器件(例如，超结MOSFET)越来越受到重视。超结MOSFET基于电荷补偿原理，使器件的导通电阻与击穿电压呈1.32次方关系，很好地解决了导通电阻和击穿电压之间的矛盾。和传统功率VDMOS结构相比，超结MOSFET采用多个柱状体区替代传统功率器件中低掺杂漂移层作为电压维持层，达到提高击穿电压并降低导通电阻的目的。超结功率器件一般可以为被划分为元胞区、过渡区和终端结构区。当击穿电压需求进一步升高到一定值时，超结功率器件的工艺控制难度提高、产品良率和可靠度变得不稳定，甚至可能发生击穿不出现在元胞区，而出现在其它区域，例如过渡区和/或终端结构区的现象。
技术实现思路
有鉴于此，本公开的目的至少部分地在于提供一种具有改进性能的功率器件及其制造方法以及包括这种功率器件的电子设备。根据本公开的一个方面，提供了一种功率器件，所述功率器件被划分为元胞区、过渡区和终端结构区，所述功率器件包括：衬底；第一外延层，设置于所述衬底之上；第二外延层，设置于所述第一外延层之上；多个第一体区，设置于所述第一外延层和所述第二外延层中；个第二体区，设置于所述过渡区和所述终端结构区内的所述第一外延层中；多个第三体区，设置于所述元胞区和所述终端结构区内的所述第一体区的上方；第四体区，设置于过渡区内的所述第一体区上方并且位于所述第二外延层中；其中，在所述过渡区和终端结构区中，所述多个第二体区中的每一个第二体区设置于所述多个第一体区中的相应一个第一体区的下方且与其接触。其中，所述多个第一体区通过所述第一外延层和所述第二外延层彼此间隔开，所述多个第二体区通过所述第一外延层彼此间隔开。其中，在所述终端结构区内，所述多个第三体区中的每一个第三体区分别对应地设置于所述多个第一体区中的每一个第一体区上方。其中，在所述终端结构区内，所述多个第三体区分别设置于所述多个第一体区中的任意一个或多个第一体区上方。其中，在所述终端结构内的多个第一体区上方间隔地形成第三体区，使得上方形成有第三体区的第一体区与上方未形成有第三体区的第一体区相邻地排列。其中，所述第三体区的注入窗口和对应的所述第一体区的注入窗口是相对于同一条中心轴线左右对称的。其中，所述第三体区的注入窗口和对应的所述第一体区的注入窗口不是相对于同一条中心轴线左右对称的。其中，所述第一外延层的掺杂浓度低于所述第二外延层的掺杂浓度；所述第二体区的掺杂浓度低于所述第一体区的掺杂浓度。其中，所述第四体区的掺杂浓度低于所述第三体区的掺杂浓度。其中，所述第四体区的结深大于所述第三体区的结深。其中，所述功率器件还包括形成在所述第三体区中的第一导电类型的源区和形成在所述衬底中的第一导电类型的漏区。其中，所述第一体区、所述第二体区、所述第三体区和所述第四体区均为第二导电类型。其中，第一导电类型为N型，第二导电类型为P型。根据本公开的另一个方面，提供了一种功率器件的制备方法，其中所述功率器件被划分为元胞区、过渡区和终端结构区，所述方法包括：提供衬底；在衬底上外延生长第一外延层；在第一外延层上外延生长第二外延层；在所述第二外延层中形成多个深沟槽，所述深沟槽向下延伸到所述第一外延层中；在所述多个深沟槽中位于过渡区和终端结构区内的深沟槽的底部进行离子注入，形成多个所述第二体区；在所述多个深沟槽内进行外延掺杂生长，形成多个柱状的第一体区；在所述元胞区和所述终端结构区的第二外延层中进行注入，形成多个第三体区；在过渡区内的所述第二外延层中进行注入，形成第四体区。其中，所述方法还包括在所述元胞区的所述第三体区内形成源区；对所述衬底底部进行背面减薄和背面金属层制作，形成漏区。根据本公开的另一个方面，提供了一种电子设备，包括至少部分地由如前所述的功率器件形成的集成电路。由此，本公开的功率器件采用双外延和双槽填充的工艺实现的超结结构，其在过渡区和终端区增加独立体区的结构，调节部分区域的电荷平衡状态，从而提高此区域的耐压，保证器件的击穿发生在元胞区，提高器件的雪崩能量和耐压稳定性。此外，本公开的功率器件的制备方法还提供了一种功率器件的制备方法。该制备方法无需增加额外的生产成本，易于实现。附图说明当结合以下附图考虑时，通过参考详细描述和权利要求可以得到对主题的更完整的理解，其中相同的附图标记在所有附图中指代相似的元件。图1-8是示出了制造根据本公开的一个实施例的功率器件的过程的各阶段的横截面图；图9是示出了根据本公开的另一个实施例的功率器件的横截面图；图10是示出了根据本公开的又一个实施例的功率器件的横截面图；图11是示出了制造根据本公开的实施例的功率器件的流程图。具体实施方式以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。根据本公开实施例的功率器件(例如，超结功率器件)可以包括形成在衬底上的半导体源区、半导体漏区、栅极以及体区结构，并且在横向方向(平行于衬底的表面的方向)上可以划分为元胞区、过渡区和终端结构区。其中，在衬底上顺序外延有第一外延层和第二外延层。第一外延层和第二外延层可以分别进行掺杂，第一外延层的掺杂浓度可以低于第二外延层的掺杂浓度。衬底、第一外延层和第二外延层均可以为第一导电类型，例如N型。在第二外延层上可以形成有平面栅极结构，该平面栅极结构可以包括栅极以及位于栅极的底表面与第二外延层的上表面之间的栅极绝缘层。栅极例如可以是多晶硅栅。栅极绝缘层可以由二氧化硅或高K电介质材料制成。在第一和第二外延层中可以形成体区结构，该体区结构可以包括第一体区、第二体区、第三体区和第四体区。其中，多个第一体区可以设置于所述第一外延层和所述第二外延层中，所述多个第一体区中的每一个可以从第一外延层向下延伸到第二外延层中。多个第二体区可以设置于所述过渡区和所述本文档来自技高网...

【技术保护点】
1.一种功率器件，所述功率器件被划分为元胞区、过渡区和终端结构区，所述功率器件包括/n衬底；/n第一外延层，设置于所述衬底之上；/n第二外延层，设置于所述第一外延层之上；/n多个第一体区，设置于所述第一外延层和所述第二外延层中；/n多个第二体区，设置于所述过渡区和所述终端结构区内的所述第一外延层中；/n多个第三体区，设置于所述元胞区和所述终端结构区内的所述第一体区的上方；/n第四体区，设置于过渡区内的所述第一体区上方并且位于所述第二外延层中；/n其中，在所述过渡区和终端结构区中，所述多个第二体区中的每一个第二体区设置于所述多个第一体区中的相应一个第一体区的下方且与其接触。/n

【技术特征摘要】
1.一种功率器件，所述功率器件被划分为元胞区、过渡区和终端结构区，所述功率器件包括
衬底；
第一外延层，设置于所述衬底之上；
第二外延层，设置于所述第一外延层之上；
多个第一体区，设置于所述第一外延层和所述第二外延层中；
多个第二体区，设置于所述过渡区和所述终端结构区内的所述第一外延层中；
多个第三体区，设置于所述元胞区和所述终端结构区内的所述第一体区的上方；
第四体区，设置于过渡区内的所述第一体区上方并且位于所述第二外延层中；
其中，在所述过渡区和终端结构区中，所述多个第二体区中的每一个第二体区设置于所述多个第一体区中的相应一个第一体区的下方且与其接触。


2.根据权利要求1所述的功率器件，其特征是，所述多个第一体区通过所述第一外延层和所述第二外延层彼此间隔开，所述多个第二体区通过所述第一外延层彼此间隔开。


3.根据权利要求1所述的功率器件，其特征是，在所述终端结构区内，所述多个第三体区中的每一个第三体区分别对应地设置于所述多个第一体区中的每一个第一体区上方。


4.根据权利要求1所述的功率器件，其特征是，在所述终端结构区内，所述多个第三体区分别设置于所述多个第一体区中的任意一个或多个第一体区上方。


5.根据权利要求4所述的功率器件，其特征是，在所述终端结构内的多个第一体区上方间隔地形成第三体区，使得上方形成有第三体区的第一体区与上方未...

【专利技术属性】
技术研发人员：陈文高，杨东林，刘侠，
申请(专利权)人：上海昱率科技有限公司，
类型：新型
国别省市：上海;31