本公开涉及一种具有超结结构的半导体器件。所述半导体器件形成在半导体基板上，所述半导体基板包括元胞区和终端区，所述半导体基板包括：衬底；位于衬底上方的第一导电类型的外延层；多个第二导电类型的第一柱体，位于所述第一导电外延层内，所述第二导电类型的第一柱体和外延层中的对应第一导电类型的第二柱体形成多组PN柱对，在半导体基板内形成超结结构；第二导电类型的注入阱区，形成在所述第一柱体的正上方；绝缘氧化层，设置在所述第二柱体的正下方。体的正下方。体的正下方。
【技术实现步骤摘要】
一种具有超结结构的半导体器件
[0001]本公开涉及一种半导体器件及其制造方法，尤其是一种具有超结结构的半导体器件及其制造方法，属于半导体器件的
技术介绍
[0002]在功率半导体器件领域，器件的功率密度和导通电阻是衡量产品性能最重要的指标之一。功率密度越大不仅可以降低芯片成本还能减小寄生电容和实现小型化封装。
[0003]一种公知的半导体结构，即超结结构(Super Junction)被广泛应用于半导体功率器件当中。超结结构具有高耐压和低导通电阻的特性。超结结构形成在半导体器件的漂移层内。该漂移层包括第一导电类型(例如，N型)的导电柱体和第二导电类型(例如，P型)的导电柱体，N 型导电柱体和P型导电柱体交替邻接设置而形成多组PN柱对，以形成超结结构。
[0004]本公开通过调整N柱和P柱的浓度来控制超结体内的电场分布，可以使电场分布更加均匀和平滑，将电场峰值控制在沟槽区底部的绝缘氧化层附近，从而提高了耐压效率。
技术实现思路
[0005]本公开的特定实施例包括一种具有超结结构的半导体器件，其特征是：所述半导体器件形成在半导体基板上，所述半导体基板包括元胞区和终端区，所述元胞区位于半导体基板的中心区域，在所述元胞区内形成MOS结构，所述终端区位于半导体基板的外围区域并环绕所述元胞区，在所述终端区内形成场氧层和多晶场极板结构；所述半导体基板包括：衬底；位于衬底上方的第一导电类型的外延层；多个第二导电类型的第一柱体，位于所述第一导电外延层内，所述第二导电类型的第一柱体和外延层中的对应第一导电类型的第二柱体形成多组PN柱对，在半导体基板内形成超结结构；所述超结结构分别存在于元胞区和终端区内，所述第一柱体沿着电流流通的方向在第一导电类型外延层内向下延伸，且所述第一柱体延伸的深度小于外延层的厚度；第二导电类型的注入阱区，形成在所述第一柱体的正上方；绝缘氧化层，设置在所述第二柱体的正下方；其中，所述注入阱区的掺杂浓度不低于所述第一柱体的掺杂浓度，所述注入阱区的宽度不小于所述第一柱体上方的宽度。
[0006]其中，多个第二导电类型的第一柱体中的每一个的宽度和深度均相同。
[0007]其中，所述绝缘氧化层厚度范围为
[0008]其中，所述MOS结构包括平面型MOS结构或沟槽型MOS结构。
[0009]本公开的另一特定实施例包括一种具有超结结构的半导体器件的制造方法，其特征是，所述半导体器件形成在半导体基板上，所述半导体基板包括元胞区和终端区，所述制造方法包括以下步骤：提供具有第一导电类型的半导体基板，所述半导体基板包括第一导电类型的外延层与第一导电类型的衬底；在所述外延层表面沉积掩膜层，通过光罩板图形选择性刻蚀，制作多个深沟槽区域；在多个深沟槽区域中的每一个内沉积绝缘氧化层并进行刻蚀，在每一个深沟槽区域底部保留合适厚度的绝缘氧化层；去除所述外延层表面的掩膜层；对深沟槽区域进行外延回填工艺，在回填的同时进行第二导电类型的杂质掺杂，形成
第二导电类型的第一柱体；进行平坦化工艺，一直到露出所述外延层上表面；利用阱光罩板在外延层表面注入以形成第二导电类型的注入阱区；在所述元胞区内制作平面型MOS结构或者沟槽型MOS结构；其中，所述深沟槽区域的深度小于所述外延层的厚度；其中，所述元胞区位于半导体基板的中心区域，所述终端区位于半导体基板的外围区域并环绕所述元胞区。
[0010]其中，所述掩膜层为化学气相沉积的二氧化硅、热生长的二氧化硅层和氮化硅层中的任意一种。
[0011]其中，所述注入阱区的掺杂浓度不低于所述第一柱体的掺杂浓度。
[0012]其中，在所述第一柱体两侧的所述外延层中形成具有第一导电类型的第二柱体，在所述具有第二导电类型的第一柱体与具有第一导电类型的第二柱体形成PN柱对，元胞区内任意一组PN柱对的宽度及深度均相同。
[0013]提供本公开内容以简化形式介绍一些概念，这些概念将在下面的具体实施例中进一步描述。本公开内容不旨在标识所要求保护的主题的关键特征或必要特征，也不旨在用于帮助确定所要求保护的主题的范围。
附图说明
[0014]下面参考附图详细描述本技术，其中：
[0015]图1示出了根据本公开的实施例的具有超结结构的半导体器件的示意图。
[0016]图2至10示出了制造根据本公开的实施例的具有超结结构的半导体器件的各步骤的横截面图。
[0017]图11是示出根据本公开的实施例的具有超结结构的半导体器件的电场仿真图。
具体实施方式
[0018]以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
[0019]在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
[0020]在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
[0021]本公开可以各种形式呈现，以下将描述其中一些示例。
[0022]如图1所示，根据本公开实施例的半导体器件(例如，超结结构的半导体器件)可以形成在半导体基板上，所述半导体基板在横向方向(平行于基板的表面的方向)上可以划分为元胞区和终端区。所述元胞区位于半导体基板的中心区域，在所述元胞区内形成MOS结
构，所述终端区位于半导体基板的外围区域并环绕所述元胞区，在所述终端区内形成场氧层和多晶场极板结构。所述半导体基板包括：衬底1；位于衬底上方的第一导电类型的外延层2，所述第一导电类型例如是N型；多个第二导电类型的第一柱体4，所述第二导电类型例如是P型，所述多个第二导电类型的第一柱体4位于所述第一导电外延层内，所述第二导电类型的第一柱体和外延层中的对应第一导电类型的第二柱体形成多组PN 柱对，在半导体基板内形成超结结构，所述第二柱体为第一导电类型。所述超结结构分别存在于元胞区和终端区内，所述第一柱体沿着电流流通的方向(即，沿垂直于半导体基板表面的方向)在第一导电类型外延层2内从上向下延伸，且所述第一柱体延伸的深度小于外延层的厚度，即，第一柱体的最底部位于外延层2内。在所述第一柱体的正上方形成第二导电类型的注入阱区5，在该注入阱区5内形成第一导电类型的有源区6。在所述第一柱体4的正下方设置绝缘氧化层3，第一柱体4和绝缘氧化层形成在深沟槽区域12中。其中，所述外延层2的掺杂浓度不高于衬底1的掺杂浓度，所述注入阱区5的掺杂浓度不本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种具有超结结构的半导体器件，其特征是：所述半导体器件形成在半导体基板上，所述半导体基板包括元胞区和终端区，所述元胞区位于半导体基板的中心区域，在所述元胞区内形成MOS结构，所述终端区位于半导体基板的外围区域并环绕所述元胞区，在所述终端区内形成场氧层和多晶场极板结构；所述半导体基板包括：衬底；位于衬底上方的第一导电类型的外延层；多个第二导电类型的第一柱体，位于所述第一导电外延层内，所述第二导电类型的第一柱体和外延层中的对应第一导电类型的第二柱体形成多组PN柱对，在半导体基板内形成超结结构；所述超结结构分别存在于元胞区和终端区内，所述第一柱体沿着电流流通的方向在第一导电类型外...
【专利技术属性】
技术研发人员：尹玉春，
申请(专利权)人：上海昱率科技有限公司，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。