【技术实现步骤摘要】
一种具有低比导通电阻的SiC MOSFET器件及其制备方法
[0001]本专利技术属于功率半导体器件
,具体涉及一种具有低比导通电阻的SiC MOSFET器件及其制备方法。
技术介绍
[0002]随着科学技术的日益发展,传统硅基功率的性能已经接近理论极限,以碳化硅(SiC)、氮化镓(GaN)为代表的第三代宽禁带半导体材料呈现出更优的电热学特性,引起了广泛关注与深入研究。SiC MOSFET(Silicon Carbide Metal Oxide Semiconductor Field Effect Transistor)得益于其高击穿电压、开关速度、热导率以及低导通电阻和开关损耗等特点,迅速发展并成功应用于功率系统领域。
[0003]由于SiC MOSFET在高频、高温、高功率密度条件下的巨大应用前景,如何进一步提升SiC MOSFET的性能优势成为国内外学术界和工业界重点关注的问题。对广泛应用的功率MOSFET的要求是更高的反向击穿电压、更低的导通电阻和更快的开关速度。本专利技术可以在传统SiC MOSFET ...
【技术保护点】
【技术特征摘要】
1.一种具有低比导通电阻的SiC MOSFET器件,其特征在于,所述SiC MOSFET器件的结构包括N型重掺杂半导体衬底(1);形成于所述N型重掺杂半导体衬底(1)之上的N型半导体漂移区(2)和形成于N型半导体漂移区(2)之上的N型半导体漂移区(3),N型半导体漂移区(2)和N型半导体漂移区(3)的掺杂浓度不等;形成于所述N型半导体漂移区(3)表面的P阱区(8)和JFET区(12);形成于所述P阱区(8)表面的P型重掺杂半导体体接触区(9)和N型重掺杂半导体源区(10);形成于所述N型重掺杂半导体源区(10)、P阱区(8)和JFET区(12)之上的包括氧化层(5)和多晶硅(7)的平面栅结构,由所述多晶硅(7)引出栅电极;由所述P型重掺杂半导体体接触区(9)和N型重掺杂半导体源区(10)共同引出源电极,由所述N型重掺杂半导体衬底(1)下表面引出漏电极;在所述P型重掺杂半导体体接触区(9)和P阱区(8)侧面引入一个包括绝缘介质(11)和导电材料(6)的侧壁,侧壁倾斜一定角度且底部延伸至N型半导体漂移区(3)内的沟槽屏蔽栅结构,屏蔽栅与源电极短接;并在所述...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。