【技术实现步骤摘要】
一种电子器件及其制作方法、电子设备
[0001]本申请涉及半导体
，尤其涉及一种电子器件及其制作方法、电子设备。
技术介绍
[0002]随着大规模集成电路技术的高速发展，单个芯片上集成的晶体管数量急剧增加，晶体管的特征尺寸不断减小。然而，当传统的平面式金属氧化物半导体(metal
‑
oxide
‑
semiconductor，MOS)晶体管的尺寸缩小到纳米尺度之后，MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。目前，纳米线场效应晶体管，因其具有更小的尺寸、更好的栅控特性以及较小的亚阈值摆幅，能够在提高芯片集成度的同时，提高晶体管的性能。然而，采用目前的纳米线生长工艺制作的纳米线非平面内生长，导致降低芯片大规模的可实现性。
技术实现思路
[0003]本申请提供一种电子器件及其制作方法、电子设备，用于在平面内生长纳米线。
[0004]为达到上述目的，本申请采用如下技术方案：
[0005]本申请实施例的一方面，提供一种电子器件。该电子器件可以包括衬底...
【技术保护点】
【技术特征摘要】
1.一种电子器件，其特征在于，包括：衬底；所述衬底上具有至少一条沟槽；至少一条纳米线；所述纳米线嵌入所述沟槽内；所述沟槽具有至少一个槽壁，一条所述纳米线沿所述沟槽的一个所述槽壁延伸，且与所述沟槽的槽底相接触。2.根据权利要求1所述的电子器件，其特征在于，所述纳米线的材料为半导体材料，所述纳米线的拉曼半峰宽为，与所述纳米线的物质组分相同的单晶材料的拉曼半峰宽的1～2倍；所述纳米线的峰位位于，与所述纳米线的物质组分相同的单晶材料的峰位之差的范围为0cm
‑1～2cm
‑1。3.根据权利要求2所述的电子器件，其特征在于，所述纳米线的拉曼半峰宽为4.5
±
0.5cm
‑1，所述纳米线的峰位为520.7
±
1cm
‑1。4.根据权利要求1
‑
3任一项所述的电子器件，其特征在于，每个所述沟槽内嵌入有两条所述纳米线；同一所述沟槽内的两条所述纳米线，分别沿所述沟槽相对的两个槽壁延伸。5.根据权利要求1
‑
4任一项所述电子器件，其特征在于，所述衬底包括层叠设置的衬底本体和第一介质层，所述沟槽设置于所述第一介质层上，且所述沟槽的槽底为所述第一介质层；所述纳米线在靠近所述衬底本体的一侧与所述第一介质层相接触。6.根据权利要求5所述的电子器件，其特征在于，所述衬底本体靠近所述第一介质层的材料包括：聚酰亚胺或聚二甲基硅氧烷中的至少一种；所述第一介质层包括氮化硅层、氧化硅层、氮氧化硅层、氧化铝层中的至少一层。7.根据权利要求1
‑
4任一项所述的电子器件，其特征在于，所述衬底包括层叠设置的衬底本体和第一介质层，所述沟槽设置于所述第一介质层上，且所述沟槽贯穿所述第一介质层；所述纳米线在靠近所述衬底本体的一侧与所述衬底本体相接触。8.根据权利要求7所述的电子器件，其特征在于，所述衬底本体和所述第一介质层的材料相同。9.根据权利要求8所述的电子器件，其特征在于，所述衬底本体的材料包括黄色聚酰亚胺、氮化硅或氧化硅中的至少一种。10.根据权利要求1
‑
9任一项所述的电子器件，其特征在于，所述电子器件还包括：第二介质层，位于所述纳米线远离所述衬底的一侧，且覆盖所述衬底和所述纳米线；所述第二介质层和所述衬底之间形成用于容纳所述纳米线的容纳腔。11.根据权利要求10所述的电子器件，其特征在于，在所述衬底包括层叠设置的衬底本体和第一介质层的情况下，所述第二介质层的材料与所述第一介质层的材料相同。12.根据权利要求10或11所述的电子器件，其特征在于，所述纳米线的材料为半导体材料，所述纳米线的拉曼半峰宽为，与所述纳米线的物质组分相同的单晶材料的拉曼半峰宽的1～2倍；所述纳米线的峰位位于，与所述纳米线的物质组分相同的单晶材料的峰位之差的范围为0cm
‑1～2cm
‑1，所述电子器件还包括：
至少一个栅极，设置于所述第二介质层远离所述衬底的一侧表面；源极和漏极，分别位于所述栅极的两侧，且与所述纳米线的一部分相接触。13.根据权利要求12所述的电子器件，其特征在于，...
【专利技术属性】
技术研发人员：余林蔚，张廷，刘宗光，王军转，刘俊彦，陈英杰，刘至哲，吴欣凯，刘云飞，
申请(专利权)人：荣耀终端有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。