半导体器件的制作方法和半导体器件技术

本申请提供了一种半导体器件的制作方法和半导体器件，该制作方法包括：提供基底，基底包括SiC层、位于SiC层表面上的P型外延层以及位于P型外延层上间隔设置的两个N+区；在两个N+区之间的P型外延层的裸露表面上形成预定金属氧化物层；在预定金属氧化物层的裸露表面上形成SiO2层；在SiO2层的裸露表面上，沉积多晶硅并图案化，形成多晶硅栅极。该方法通过在基底和SiO2层之间沉积预定金属氧化物层，实现了SiC与SiO2的分离，从而避免了在传统热氧化形成SiO2的过程中产生SiO2层陷阱及SiO2/SiC界面陷阱，实现器件沟道迁移率的提高，进而解决了现有技术中半导体器件的沟道迁移率低的问题。现有技术中半导体器件的沟道迁移率低的问题。现有技术中半导体器件的沟道迁移率低的问题。

【技术实现步骤摘要】
半导体器件的制作方法和半导体器件


[0001]本申请涉及半导体领域，具体而言，涉及一种半导体器件的制作方法和半导体器件。

技术介绍

[0002]SiC是重要的宽禁带半导体材料，在功率半导体器件中有重要的应用。然而，由于导带边缘附近的大量界面态，其器件场效应迁移率仅为50cm2/Vs，比其体材料迁移率低约1.5个数量级，这极大地限制了SiC器件的性能。SiC/SiO2界面态密度比经典的Si/SiO2界面态密度高2个数量级以上。
[0003]如图1所示，传统的热氧化制作SiC栅介质层方法，由于C的存在，热氧化过程的化学反应过程复杂，会产生C，CO，SiO等副产物，当它们无法及时扩散离开栅氧化层时，会在栅氧内形成碳簇等杂质和缺陷，影响SiO2层和SiC/SiO2界面的质量，使得SiC MOSFET的沟道迁移率极低，很难超过50cm2/Vs，降低了SiC MOSFET的沟道性能。事实上工艺过程中超过750℃的高温工艺都会氧化SiC形成的C簇缺陷，导致电子迁移率低。
[0004]因此，亟需一种提升半导体器件的沟道迁移率的方案。
[0005]在
技术介绍
部分中公开的以上信息只是用来加强对本文所描述技术的
技术介绍
的理解，因此，
技术介绍
中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。

技术实现思路

[0006]本申请的主要目的在于提供一种半导体器件的制作方法和半导体器件，以解决现有技术中半导体器件的沟道迁移率低的问题。
[0007]为了实现上述目的，根据本申请的一个方面，提供了一种半导体器件的制作方法，所述制作方法包括：提供基底，所述基底包括SiC层、位于所述SiC层表面上的P型外延层以及位于所述P型外延层上间隔设置的两个N+区；在两个所述N+区之间的所述P型外延层的裸露表面上形成预定金属氧化物层，所述预定金属氧化物可以与SiO2反应形成硅酸盐；在所述预定金属氧化物层的裸露表面上形成SiO2层；在所述SiO2层的裸露表面上，沉积多晶硅并图案化，形成多晶硅栅极。
[0008]进一步地，在两个所述N+区之间的所述P型外延层的裸露表面上形成预定金属氧化物层，包括：将所述基底放置在分子束外延设备的腔体中；向所述分子束外延设备的腔体中通入气态金属和包括氧气的反应气体，以在所述基底上沉积所述预定金属氧化物层；对形成有预定金属氧化物层的结构进行退火。
[0009]进一步地，所述气态金属为镧系元素。
[0010]进一步地，在所述基底上沉积所述预定金属氧化物层的过程中，所述分子束外延设备的腔体内的气压为1e
‑
6～10e
‑
6Torr之间，所述基底的温度在300～370℃之间。
[0011]进一步地，所述预定金属氧化物层的厚度在1～5nm之间，所述预定金属氧化物层
的介电常数在15～30之间。
[0012]进一步地，对形成有预定金属氧化物层的结构进行退火的过程中，所述分子束外延设备的腔体内的温度在380～420℃之间，所述退火的时间在8～12分钟。
[0013]进一步地，所述SiO2层厚度在3～60nm之间。
[0014]进一步地，在所述预定金属氧化物层的裸露表面上形成SiO2层后，所述方法还包括：对形成有SiO2层的结构在N2O气体环境进行退火；对形成有SiO2层的结构在N2和H2混合气体环境进行二次退火。
[0015]进一步地，对形成有SiO2层的结构在N2O气体环境进行退火的过程中，所述退火的过程的温度在630～670℃之间，所述退火的时间在25～35秒。
[0016]进一步地，对形成有SiO2层的结构在N2和H2混合气体环境进行二次退火的过程中，所述二次退火的过程的温度在630～670℃之间，所述二次退火的时间在25～35分钟，所述N2和H2混合气体中，H2的体积占比为5～10％。
[0017]根据本专利技术实施例的另一方面，还提供了一种半导体器件，包括基底、预定金属氧化物层、SiO2层以及多晶硅栅极，其中，所述基底包括SiC层、位于所述SiC层表面上的P型外延层以及位于所述P型外延层上间隔设置的两个N+区；所述预定金属氧化物层位于两个所述N+区之间的所述P型外延层的远离所述SiC层的表面上；所述SiO2层位于所述预定金属氧化物层的远离所述P型外延层的表面上；所述多晶硅栅极位于所述SiO2层的远离预定金属氧化物层的表面上。
[0018]应用本申请的技术方案，首先，提供基底，所述基底包括SiC层、位于所述SiC层表面上的P型外延层以及位于所述P型外延层上间隔设置的两个N+区；之后，在两个所述N+区之间的所述P型外延层的裸露表面上形成预定金属氧化物层，所述预定金属氧化物可以与SiO2反应形成硅酸盐；然后，在所述预定金属氧化物层的裸露表面上形成SiO2层；最后，在所述SiO2层的裸露表面上，沉积多晶硅并图案化，形成多晶硅栅极。本申请通过在基底上沉积预定金属氧化物层，实现了SiC与SiO2的分离，从而避免了在传统热氧化形成SiO2的过程中产生SiO2层陷阱及SiO2/SiC界面陷阱，影响SiO2层和SiO2/SiC界面的质量，因此，形成预定金属氧化物层降低了SiC沟道中的缺陷，实现器件沟道迁移率的提高，进而解决了现有技术中半导体器件的沟道迁移率低的问题。
附图说明
[0019]构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
[0020]图1示出了现有技术中的半导体器件结构示意图；
[0021]图2示出了本申请的一种典型实施例中的半导体器件结构示意图；
[0022]图3示出了本申请的一种具体实施例中的半导体器件结构示意图。
[0023]其中，上述附图包括以下附图标记：
[0024]10、基底；20、预定金属氧化物层；30、SiO2层；40、栅极；50、SiO2薄层；101、SiC层；102、P型外延层；103、N+区。
具体实施方式
[0025]应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属
的普通技术人员通常理解的相同含义。
[0026]需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
[0027]应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
[002本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制作方法，其特征在于，所述制作方法包括：提供基底，所述基底包括SiC层、位于所述SiC层表面上的P型外延层以及位于所述P型外延层上间隔设置的两个N+区；在两个所述N+区之间的所述P型外延层的裸露表面上形成预定金属氧化物层，所述预定金属氧化物可以与SiO2反应形成硅酸盐；在所述预定金属氧化物层的裸露表面上形成SiO2层；在所述SiO2层的裸露表面上，沉积多晶硅并图案化，形成多晶硅栅极。2.根据权利要求1所述的方法，其特征在于，在两个所述N+区之间的所述P型外延层的裸露表面上形成预定金属氧化物层，包括：将所述基底放置在分子束外延设备的腔体中；向所述分子束外延设备的腔体中通入气态金属和包括氧气的反应气体，以在所述基底上沉积所述预定金属氧化物层；对形成有预定金属氧化物层的结构进行退火。3.根据权利要求2所述的方法，其特征在于，所述气态金属为镧系元素。4.根据权利要求2所述的方法，其特征在于，在所述基底上沉积所述预定金属氧化物层的过程中，所述分子束外延设备的腔体内的气压为1e
‑
6～10e
‑
6Torr之间，所述基底的温度在300～370℃之间。5.根据权利要求2所述的方法，其特征在于，所述预定金属氧化物层的厚度在1～5nm之间，所述预定金属氧化物层的介电常数在15～30之间。6.根据权利要求2所述的方法，其特征在于，对形成有预定金属氧...

【专利技术属性】
技术研发人员：李荣伟，
申请(专利权)人：苏州龙驰半导体科技有限公司，
类型：发明
国别省市：