一种基于反铁电层的负电容隧穿场效应晶体管制造技术

本发明专利技术公开了一种基于反铁电层的负电容隧穿场效应晶体管，属于CMOS超大集成电路(ULSI)中的场效应晶体管逻辑器件与电路领域。本发明专利技术在TFET控制栅中加入反铁电层带来负电容效应，当满足动态极化匹配条件时栅压放大系数大于1，亚阈值斜率可以得到改善。负电容效应中栅压放大系数先增后减，反铁电的极化

【技术实现步骤摘要】
一种基于反铁电层的负电容隧穿场效应晶体管


[0001]本专利技术属于CMOS超大集成电路(ULSI)中的场效应晶体管逻辑器件与电路领域，具体涉及一种负电容隧穿场效应晶体管(NCTFET)。

技术介绍

[0002]随着器件特征尺寸的不断缩小，器件短沟道效应的负面影响不断加剧。DIBL(漏致势垒降低效应)、带带隧穿效应使得器件关态泄漏电流不断增大。不仅如此，传统MOSFET器件亚阈值斜率(SS)由于受到热电势的限制而无法随着器件尺寸的缩小而同步减小，导致其功耗不可以持续通过降低操作电压来降低。
[0003]目前，隧穿场效应晶体管TFET以及负电容晶体管NCFET分别通过带带隧穿导通机制和负电容(NC)效应突破了常规MOSFET亚阈值斜率60mv/dec的理论极限，显示出了超低功耗应用上的巨大前景。但是TFET存在亚阈值斜率SS的退化问题，其亚阈值斜率SS会随着栅压的升高而逐渐增加，带来较大的平均亚阈值斜率(SS
avg
)，不利于低功耗应用，现阶段缓解TFET亚阈值斜率退化问题的方法有在衬底中引入异质结，但是这种方法增加了成本和工艺复杂度。若利用铁电在TFET中引入负电容效应制成FE
‑
NCTFET，则可以继续降低TFET的最小亚阈值斜率并提高开态电流，但是其存在更严重的亚阈值斜率SS退化问题。在NC效应中，栅压放大系数(A
V
)会先增后降，以N型FE
‑
NCTFET的开启过程为例，当铁电极化快速增加并满足动态极化匹配条件时，负电容效应开始发生，参考图1a所示的铁电极化和电压关系，这时铁电电压接近娇顽电压+V
C
，铁电极化为负。当栅压继续上升，其下部串联TFET工作在亚阈区时铁电极化变为正，铁电电压超过+V
C
，A
V
下降，因而TFET的亚阈值斜率SS退化问题将被加剧。

技术实现思路

[0004]本专利技术的目的在于提出一种基于反铁电层的负电容隧穿场效应晶体管(AFE
‑
NCTFET)，在NCTFET的栅叠层结构中利用反铁电层而非铁电层以产生负电容效应。本专利技术可以优化TFET的亚阈值斜率SS同时使得负电容效应发生时器件工作在亚阈区，使得栅压放大系数的上升阶段减缓TFET的亚阈值斜率SS退化，增加亚阈值斜率SS低于60mv/dec的工作电流范围并在低电压操作时实现更高的开态电流；且与现有CMOS工艺兼容，有望在低功耗领域得到采用，有较高的实用价值。
[0005]本专利技术的技术方案如下：
[0006]一种负电容隧穿场效应晶体管，包括一半导体衬底、一高掺杂源区、一高掺杂漏区、一栅介质层和栅叠层，栅叠层由金属等势层、反铁电层、栅电极层组成，或者栅叠层由反铁电层和栅电极层组成,当反铁电层的极化电荷单位时间变化量大于栅压全部降落在隧穿场效应晶体管上引发的电荷增量(C
P
·
dV
G
)时，负电容隧穿场效应晶体管发生负电容效应，栅压放大系数大于1。
[0007]本专利技术反铁电材料有与铁电材料不同的极化和电压关系，如图1b所示，以N型AFE
‑
NCTFET的开启过程为例，负电容效应同样发生于反铁电电压接近接近娇顽电压+V
C1
时，这时反铁电极化为正，则可以使得其下部串联的TFET在负电容效应开始时工作在亚阈区。
[0008]所述反铁电层可以在掺杂氧化铪的铁电材料基础上通过调整掺杂元素与铪元素的比例得到掺杂氧化铪反铁电材料。
[0009]所述反铁电层可以使用氧化锆(ZrO2)等反铁电材料。
[0010]所述栅叠层结构可以采用短栅设计，即栅叠层结构部分覆盖沟道区，在栅和漏之间存在一定间距的未覆盖区域，有效抑制漏结处的隧穿，即TFET中的双极导通效应。所述高掺杂源区和高掺杂漏区有不同掺杂类型的杂质，对于N型(或P型)器件，高掺杂源区由P
+
(或P
‑
)掺杂区和N
+
(或N
‑
)掺杂区两部分组组成。具体为：对于N型晶体管，高掺杂漏区由N
‑
(浓度约为1
×
10
17
～1
×
10
19
cm
‑3)掺杂区构成，高掺杂源区由P
+
(浓度约为1
×
10
20
～1
×
10
21
cm
‑3)掺杂区构成。对于P型晶体管，高掺杂漏区由P
‑
(浓度约为1
×
10
17
～1
×
10
19
cm
‑3)掺杂区构成，高掺杂源区由N
+
(浓度约为1
×
10
20
～1
×
10
21
cm
‑3)掺杂区构成。
[0011]本专利技术的技术效果如下：
[0012]一、采用反铁电层产生负电容效应，在栅压变化过程中若反铁电层的极化电荷单位时间变化量超过了外加栅压全部降落在隧穿场效应晶体管上引发的电荷增量(C
P
·
dV
G
)时，达到动态极化匹配条件，栅压放大系数大于1，可以实现亚阈值斜率的改善。
[0013]二、负电容效应发生时，与C
P
·
dV
G
之间的差先增后减，对应栅压放大系数先升后降。
[0014]三、负电容效应同样发生于反铁电电压接近接近娇顽电压+V
C1
时，这时反铁电极化为正，则可以使得其下部串联的TFET在负电容效应开始时工作在亚阈区，A
V
的上升就可以减缓SS退化，得到更低的SS
avg
，低电压应用时有更高的开态电流，在低功耗应用中展示出巨大的潜力。
附图说明
[0015]图1a为典型铁电材料极化和电压关系示意图；
[0016]图1b为典型反铁电材料极化和电压关系示意图；
[0017]图2a为本专利技术的基于反铁电层的负电容隧穿场效应晶体管的MFIS结构；
[0018]图2b为本专利技术的基于反铁电层的负电容隧穿场效应晶体管的MFMIS结构；
[0019]图3a为在衬底上制备出栅叠层结构后的基片；
[0020]图3b为光刻有源区后的基片；
[0021]图3c为源区有源区注入工艺过程；
[0022]图3d为高掺杂漏区有源区注入工艺过程；
[0023]图3e为源漏结形成后的基于反铁电层的负电容隧穿场效应晶体管结构图；
[0024]图4为本专利技术基于反铁电层的负电容隧穿场效应晶体管的结构示意图。
[0025]图中：
[0026]1——半导体衬底
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
2——高掺杂本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种负电容隧穿场效应晶体管，包括一半导体衬底、一高掺杂源区、一高掺杂漏区、一栅介质层和控制栅叠层，其特征在于，控制栅叠层由反铁电层和栅电极层组成，或控制栅叠层由金属等势层、反铁电层和栅电极层组成，当反铁电层的极化电荷单位时间变化量大于栅压全部降落在隧穿场效应晶体管上引发的电荷增量(C
P
·
dV
G
)时，负电容隧穿场效应晶体管发生负电容效应，栅压放大系数大于1。2.如权利要求1所述的负电容隧穿场效应晶体管，其特征在于，所述反铁电层为掺杂氧化铪反铁电材料。3.如权利要求1所述的负电容隧穿场效应晶体管，其特征在于，所述反铁电层为氧化锆反铁电材料。4.如权利要求1所述的负电容隧穿场效应晶体管，其特征在于，所述控制栅叠层部分覆盖沟道区，其和高掺杂漏区之间存在一定间距的未覆盖区域。5.如权利要求1所述的负电容隧穿场效应晶体管，其特征在于，所述高掺杂源区和高掺杂漏区有不同掺杂类型的杂质，对于N型晶体管，高掺杂漏区由N
‑
掺杂区构成，掺杂浓度为1
×
10
17
～1
×
10
19
cm
‑3，高...

【专利技术属性】
技术研发人员：黄芊芊，徐劭迪，苏畅，王凯枫，黄如，
申请(专利权)人：北京大学，
类型：发明
国别省市：