应用于射频放大的沟道掺杂调制RFLDMOS器件及制法制造技术

本发明专利技术公开了一种应用于射频放大的沟道掺杂调制RFLDMOS器件及制法。RFLDMOS器件包括衬底和外延层，所述外延层内分布有多层沟道区、漂移区和深阱区，所述漂移区内形成有漏区，所述深阱区内形成有源区，所述多层沟道区包括多个沟道，至少一个沟道与所述源区电连接，至少一个沟道与所述漂移区电连接；以及，源极、栅极和漏极，所述栅极对应设置在所述多层沟道区的上方，所述源极与所述源区电连接，所述漏极与所述漏区电连接，所述源极还经导电通道与所述衬底连接。本发明专利技术提供的RFLDMOS器件，将沟道通道从器件表面转移至器件体内形成埋沟，沟道通道的有效电子迁移率提升了30％以上，同时降低了栅极电压，有效抑制了沟道通道的热载流子注入效应。注入效应。注入效应。

【技术实现步骤摘要】
应用于射频放大的沟道掺杂调制RFLDMOS器件及制法


[0001]本专利技术涉及一种RFLDMOS器件，特别涉及一种应用于射频放大的沟道掺杂调制RFLDMOS器件及制法，属于半导体


技术介绍

[0002]RF LDMOS是为射频功率放大器而设计的N型MOSFET器件，具有横向沟道结构，漏极、源极和栅极都在芯片表面，源极一般由体内高杂质浓度通道与衬底底部相连接并接地，在沟道与漏极之间有一个低浓度的N型漂移区，LDMOS采用双扩散技术，在同一光刻窗口相继进行硼磷两次扩散，由两次杂质扩散横向结深之差可精确地决定沟道长度。
[0003]图1为专利技术人提供的一种RFLDMOS器件结构，其中，11为P型重掺杂衬底，12为P型外延层，21为N型漂移区，22为N型重掺杂源区，23为N型重掺杂漏区，25为P型深阱区，31为栅氧化层，32为多晶硅栅极，33为用于连接源区和源区金属电极的金属硅化物，34为栅极侧壁，35为场板，41为连接源极和衬底的导电通道(例如钨塞通孔等)，42为第一接触孔金属，43为第二接触孔金属，51为绝缘介质层，61为源极，62为漏极。
[0004]如图1所示的一种RFLDMOS器件结构采用P型沟道，通过向栅极施加正电压而使沟道表面反型形成导电沟道，靠近栅氧化层的表面沟道是强反型的，在沟道中具有最高的电流密度；然而，由于电流集中在沟道表面，会带来如下几个方面的缺点：一是由于表面散射效应的存在，会使沟道迁移率下降，导致沟道饱和电流降低，同时表面散射会引起较大的噪声，影响器件线性度；二是强的表面电流密度会引起沟道热载流子注入(HCI)；三是强的表面反型会导致器件开启时Cgd较大，影响器件射频性能。

技术实现思路

[0005]本专利技术的主要目的在于提供一种应用于射频放大的沟道掺杂调制RFLDMOS器件及制法，以克服现有技术中的不足。
[0006]为实现前述专利技术目的，本专利技术采用的技术方案包括：
[0007]本专利技术实施例提供了一种应用于射频放大的沟道掺杂调制RFLDMOS器件，其包括沿器件纵向依次叠层设置的衬底和外延层，所述外延层内分布有多层沟道区、漂移区和深阱区，所述漂移区内形成有漏区，所述深阱区内形成有源区，所述多层沟道区包括沿器件横向依次设置的多个沟道，所述多个沟道中的至少一个沟道与所述源区电连接，至少一个沟道与所述漂移区电连接；以及，
[0008]源极、栅极和漏极，所述栅极对应设置在所述多层沟道区的上方，所述源极与所述源区电连接，所述漏极与所述漏区电连接，并且，所述源极还经导电通道与所述衬底连接；
[0009]其中，所述衬底、外延层和深阱区均为第一掺杂类型，所述漂移区、多层沟道区、源区、漏区均为第二掺杂类型。
[0010]本专利技术实施例还提供了所述应用于射频放大的RFLDMOS器件的制作方法，其包括：
[0011]提供衬底，并在所述衬底上形成外延层；
[0012]通过离子注入和热扩散工艺在所述外延层内加工形成漂移区和深阱区，通过离子注入和热扩散工艺在所述外延层内加工形成包含多个沟道的多层沟道区，所述多个沟道沿器件横向依次设置，且使至少一个沟道与所述漂移区电连接；
[0013]通过离子注入和热扩散工艺在所述漂移区内加工形成漏区，在所述深阱区内加工形成源区，并使所述源区与至少一个沟道电连接；
[0014]以及，制作形成源极、漏极和栅极，使所述源极分别与所述衬底、源区连接，使所述漏极与所述漏区连接，其中，所述栅极对应设置在所述多层沟道区的上方。
[0015]与现有技术相比，本专利技术的优点包括：
[0016]1)本专利技术实施例提供的一种应用于射频放大的沟道掺杂调制RFLDMOS器件，将沟道通道(即沟道)从器件表面转移至器件体内形成埋沟，使沟道通道的有效电子迁移率提升了30％以上；
[0017]2)本专利技术实施例提供的一种应用于射频放大的沟道掺杂调制RFLDMOS器件，将碰撞电离的中心从栅氧化层与Si外延层的界面处转移至Si外延层内部，由此产生的热载流子在到达栅氧化层与硅外延层界面与其他原子碰撞，能量耗散后无法到达界面或者到达界面时能量不足以注入栅氧化层；
[0018]3)本专利技术实施例提供的一种应用于射频放大的沟道掺杂调制RFLDMOS器件，通过优化沟道通道的注入，使得栅极电压降低至约0V或者负压，由于电势的降低使得热电子产生后无法到达栅氧化层，因此可以在同等HCI条件下，提高漂移区的注入浓度或者缩减漂移区长度，得以提高饱和电流以及导通电阻，进而提高了器件的功率密度以及效率。
附图说明
[0019]图1是专利技术人提供一种现有RFLDMOS器件结构的结构示意图；
[0020]图2是本专利技术一典型实施案例中一种应用于射频放大的沟道掺杂调制RFLDMOS器件的结构示意图；
[0021]附图标记说明：11-P型重掺杂衬底，12-P型外延层，21-N型漂移区，22-N型重掺杂源区，23-N型重掺杂漏区，24-N型第一沟道，25-P型深阱区，26-N型第二沟道，31-栅氧化层，32-多晶硅栅极，33-金属硅化物，34-栅极侧壁，35-场板，41-导电通道，42-第一接触孔金属，43-第二接触孔金属51-绝缘介质层，61-源极，62-漏极。
具体实施方式
[0022]鉴于现有技术中的不足，本案专利技术人经长期研究和大量实践，得以提出本专利技术的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
[0023]射频(RF)横向扩散金属氧化物半导体(LDMOS)功率晶体管具有非常好的功率容量、增益、线性、效率和可靠性，在用于通信系统(GSM、EDGE、W-CDMA)的基站、移动通讯终端、雷达、射频加热和照明领域等，是RF功率放大器(PA)的关键部件。
[0024]RF LDMOS是为射频功率放大器而设计的N型MOSFET器件，具有横向沟道结构，漏极、源极和栅极都在芯片表面，源极一般由体内高杂质浓度通道与衬底底部相连接并接地，在沟道与漏极之间有一个低浓度的N型漂移区。
[0025]本专利技术增加沟道注入通过将沟道通道从氧化层与外延层界面转移至器件体内，可
以大幅提升沟道的电子迁移率、降低沟道的电子散射噪声、抑制热载流子注入效应、降低Cgs(栅源电容)和Cgd(栅漏电容)，从而大幅提升器件射频功率密度、效率和改善线性度。
[0026]本专利技术通过离子注入的方式形成沿器件横向依次设置的多个沟道，其中一沟道与源区相接，其注入深度较浅，浅结可以提高栅极对沟道的控制，可以保证器件不穿通，同时可以调节芯片Vth，优化线性度；一沟道与漂移区相接，其深度较深，等效于增加了栅极电容的介质厚度，在提高饱和电流的同时可以降低Cgd与Cgs，使得碰撞电离距离栅氧化层距离更远，更加能够抑制热载流子注入效应。
[0027]本专利技术提供的一种应用于射频功率放大沟道浓度调制的RFLDMOS器件，采用N型掺杂沟道形成耗尽型NLDMOS器件，并应用于射频功率放大RF LDMOS，以及，本专利技术分别本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种应用于射频放大的沟道掺杂调制RFLDMOS器件，其特征在于包括依次器件纵向叠层设置的衬底和外延层，所述外延层内分布有多层沟道区、漂移区和深阱区，所述漂移区内形成有漏区，所述深阱区内形成有源区，所述多层沟道区包括沿器件横向依次设置的多个沟道，所述多个沟道中的至少一个沟道与所述源区电连接，至少一个沟道与所述漂移区电连接；以及，源极、栅极和漏极，所述栅极对应设置在所述多层沟道区的上方，所述源极与所述源区电连接，所述漏极与所述漏区电连接，并且，所述源极还经导电通道与所述衬底连接；其中，所述衬底、外延层和深阱区均为第一掺杂类型，所述漂移区、多层沟道区、源区、漏区均为第二掺杂类型。2.根据权利要求1所述应用于射频放大的沟道掺杂调制RFLDMOS器件，其特征在于：与所述源区连接的沟道于外延层内的深度小于与所述漂移区连接的沟道的深度，与所述源区连接的沟道的掺杂浓度小于与所述漂移区连接的沟道的掺杂浓度。3.根据权利要求2所述应用于射频放大的沟道掺杂调制RFLDMOS器件，其特征在于：所述多个沟道于外延层内的深度沿器件横向依次增加，所述多个沟道掺杂浓度沿器件横向依次增大。4.根据权利要求3所述应用于射频放大的沟道掺杂调制RFLDMOS器件，其特征在于：在所述外延层内，相邻两个沟道于器件纵向上的深度差为0-0.5μm，相邻两个沟道的注入掺杂浓度差为1E
10-1E
15
cm-2
；优选的，所述多个沟道的顶部表面与外延层的顶部表面齐平，与所述源区连接的沟道的厚度为0-0.5μm，与所述漂移区连接的沟道的厚度为0-0.5μm；优选的，相邻两个沟道于器件横向上直接接触，或者，相邻两个沟道于器件横向上间隔设置；优选的，与所述源区连接的沟道的掺杂浓度为1E
10-1E
15
cm-2
，与所述漂移区连接的沟道的掺杂浓度为1E
10-1E
15
cm-2
。5.根据权利要求1所述应用于射频放大的沟道掺杂调制RFLDMOS器件，其特征在于：所述深阱区、漂移区的顶部表面与外延层的顶部表面相平；优选的，所述深阱区的深度为0-5μm；优选的，所述漂移区的深度为0-5μm；优选的，所述外延层的厚度范围为1-50μm；优选的，所述深阱区、多层沟道区、漂移区是通过离子注入和热扩散工艺对所述外延层的局部区域加工形成的；优选的，所述深阱区的离子注入浓度参数范围为1E
11-1E
16
cm-2
，所述漂移区的离子注入浓度参数范围为何1E
11-2E
16
cm-2
。6.根据权利要求5所述应用于射频放大的沟道掺杂调制RFLDMOS器件，其特征在于：所述源区的顶部表面与深阱区的顶部表面相平，所述源区的厚度参数为0.01-0.5μm，优选的，所述漏区的顶部表面与漂移区的顶部表面相平，所述漏区的厚度参数为0.0...

【专利技术属性】
技术研发人员：岳丹诚，莫海锋，彭虎，
申请(专利权)人：苏州华太电子技术有限公司，
类型：发明
国别省市：