半导体结构及其形成方法技术

一种半导体结构及其形成方法，其中半导体结构包括：基底，所述基底上具有栅极结构；第一侧墙层，位于所述栅极结构的侧壁上，所述第一侧墙层的顶部表面与所述栅极结构的顶部表面齐平；第二侧墙层，位于所述栅极结构两侧的基底上，所述第二侧墙层的顶部表面与所述栅极结构的顶部表面齐平，且所述第二侧墙层与所述第一侧墙层之间具有空隙层。本发明专利技术实施例提供的半导体结构，有利于减小半导体器件的寄生电容，从而提高半导体结构的性能。从而提高半导体结构的性能。从而提高半导体结构的性能。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术涉及半导体制造
，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。
[0003]随着栅电极长度的不断减小，MOS晶体管中最严重的寄生电容存在于栅电极与源漏区之上的栓塞(contact-plug)之间，而减少寄生电容是改善小尺寸MOS晶体管的响应速度、功耗等的主要方法。但是目前的MOS晶体管结构中侧墙(spacer)的材料一般为氮化硅、氧化硅等，由于氮化硅、氧化硅等材料的介电常数较大，使得栅电极与源漏区的接触栓塞之间的寄生电容较大，增加了器件的延迟和开关功耗。

技术实现思路

[0004]本专利技术解决的技术问题是提供一种半导体结构及其形成方法，能够减小寄生电容，减小器件的延迟和开关功耗。/>[0005]为解本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：基底，所述基底上具有栅极结构；第一侧墙层，位于所述栅极结构的侧壁上，所述第一侧墙层的顶部表面与所述栅极结构的顶部表面齐平；第二侧墙层，位于所述栅极结构两侧的基底上，所述第二侧墙层的顶部表面与所述栅极结构的顶部表面齐平，且所述第二侧墙层与所述第一侧墙层之间具有空隙层。2.如权利要求1所述的半导体结构，其特征在于，还包括：介质层，所述介质层位于所述基底上，所述介质层的顶部表面与所述栅极结构的顶部表面齐平。3.如权利要求1所述的半导体结构，其特征在于，还包括：源漏掺杂层，位于所述栅极结构两侧的所述基底内。4.如权利要求3所述的半导体结构，其特征在于，还包括：第一停止层，位于所述源漏掺杂层上以及所述第二侧墙层的侧壁上。5.如权利要求2所述的半导体结构，其特征在于，还包括：第二停止层，位于所述介质层、所述第二侧墙层、所述第一侧墙层以及所述栅极结构表面。6.如权利要求1所述的半导体结构，其特征在于，所述第一侧墙层的材料包括氮化硅、氧化硅、碳化硅、氮氧化硅、碳氮化硅、碳氮氧化硅或碳氮硼化硅中的一种或多种。7.如权利要求1所述的半导体结构，其特征在于，所述第二侧墙层的材料包括氮化硅、氧化硅、碳化硅、氮氧化硅、碳氮化硅、碳氮氧化硅或碳氮硼化硅中的一种或多种。8.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底上形成有伪栅结构；在所述伪栅结构侧壁上形成第一侧墙层、牺牲层和第二侧墙层，所述牺牲层位于所述第一侧墙层和所述第二侧墙层之间，且所述第一侧墙层、所述第二侧墙层的顶部表面与所述伪栅结构的顶部表面齐平，所述牺牲层的顶部表面低于所述伪栅结构的顶部表面；去除所述伪栅结构，形成栅极开口；在所述栅极开口内形成初始栅极结构；对所述初始栅极结构、所述第一侧墙层以及所述第二侧墙层进行平坦化处理，直至暴露出所述牺牲层的顶部表面，形成栅极结构；去除所述牺牲层，在所述第一侧墙层和所述第二侧墙层之间形成空隙层。9.如权利要求8所述的半导体结构的形成方法，其特征在于，在所述伪栅结构侧壁上形成第一侧墙层、牺牲层和第二侧墙层的步骤包括：在所述基底、所述伪栅结构的顶部和侧壁上形成第一侧墙材...

【专利技术属性】
技术研发人员：陈建，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：