一种输出驱动电路、GPIO电路、芯片、电子设备制造技术

本发明专利技术提供一种输出驱动电路，包括：驱动级PMOS电路，其包括或非门、第一反向器、防倒灌电路，其中，或非门的输入端与芯片的逻辑单元相连、输出端与第一反向器的输入端相连，第一反向器的输出端与防倒灌电路相连，防倒灌电路还分别与芯片内部供电电源、IO引脚相连，防倒灌电路用于在芯片断电时切断IO引脚与芯片内部供电电源之间的供电通路；驱动级NMOS电路，其包括与非门、第二反向器、NMOS晶体管，其中，与非门的输入端与芯片的逻辑单元相连、输出端与第二反向器的输入端相连，第二反向器的输出端与NMOS晶体管的栅极相连，NMOS晶体管的源极和衬底与芯片内部接地端相连、漏极与IO引脚相连。连。连。

【技术实现步骤摘要】
一种输出驱动电路、GPIO电路、芯片、电子设备


[0001]本专利技术涉及电路设计领域，具体来说，涉及芯片设计领域，更具体地说，涉及一种输出驱动电路、GPIO电路、芯片、电子设备。

技术介绍

[0002]通用型输入/输出(General
‑
purpose input/output，GPIO)电路是芯片中经常用到的一个功能模块，可以通过配置寄存器实现数字输入、数字输出、模拟输入等功能，如图1所示的是一个典型的GPIO电路模块框图，通过配置，可以实现输入浮空模式、输入上拉模式、输入下拉模式、模拟输入模式、开漏输出、开漏复用功能、推挽输出、推挽复用输出。
[0003]从如图1中所示的典型GPIO电路可以看出：
[0004]1、现有的GPIO电路中，静电释放(Electro
‑
Static Discharge,ESD)保护采用的是二极管，即在IO引脚与芯片内部供电电源之间、IO引脚与芯片内部接地端之间分别串联一个保护二极管，且两个二极管的极性相反。
[0005]2、现有的GPIO电路中，输入级本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种输出驱动电路，应用于连接芯片的逻辑单元以及IO引脚的GPIO电路上，其特征在于，所述输出驱动电路包括：驱动级PMOS电路，其分别与芯片的逻辑单元、芯片内部供电电源、IO引脚相连，所述驱动级PMOS电路包括：或非门、第一反向器、防倒灌电路，其中，所述或非门的输入端与芯片的逻辑单元相连，所述或非门的输出端与所述第一反向器的输入端相连，所述第一反向器的输出端与防倒灌电路相连，所述防倒灌电路还分别与芯片内部供电电源、IO引脚相连，所述防倒灌电路用于在驱动级PMOS电路正常工作时导通芯片内部供电电源与驱动级PMOS电路之间的供电通路，并在芯片断电时切断IO引脚与芯片内部供电电源之间的供电通路；和/或，驱动级NMOS电路，其分别与芯片的逻辑单元、芯片内部接地端、IO引脚相连，所述驱动级NMOS电路包括：与非门、第二反向器、NMOS晶体管，其中，所述与非门的输入端与芯片的逻辑单元相连，所述与非门的输出端与所述第二反向器的输入端相连，所述第二反向器的输出端与所述NMOS晶体管的栅极相连，所述NMOS晶体管的源极和衬底与芯片内部接地端相连，所述NMOS晶体管的漏极与IO引脚相连。2.根据权利要求1所述的输出驱动电路，其特征在于，所述防倒灌电路包括：包括第一PMOS晶体管、第二PMOS晶体管、第一控制开关，其中，所述第一PMOS晶体管的源极与IO引脚相连，所述第一PMOS晶体管的栅极连接第一控制电压源，所述第一PMOS晶体管的衬底连接第二控制电压源，所述第一PMOS晶体管的漏极与所述第二PMOS晶体管的栅极相连并同时连接第一控制开关的输出端，所述第一控制开关的输入端连接第一反向器的输出端，所述第二PMOS晶体管的源极与芯片内部供电电源相连，所述第二PMOS晶体管的衬底连接第二控制电压源，所述第二PMOS晶体管的漏极与IO引脚相连。3.根据权利要求2所述的输出驱动电路，其特征在于，所述第一控制电压源在驱动级PMOS电路正常工作时输出与芯片内部供电电源的输出电压相等的控制电压，在芯片断电时输出小于或等于总线上其他芯片电压20％的控制电压；所述第二控制电压源在驱动级PMOS电路正常工作时输出与芯片内部供电电源的输出电压相等的控制电压，在芯片断电时输出与总线上其他芯片电压相等的控制电压。4.根据权利要求2所述的输出驱动电路，其特征在于，所述第一控制开关为传输门，且左...

【专利技术属性】
技术研发人员：谢保健，
申请(专利权)人：苏州华太电子技术有限公司，
类型：发明
国别省市：