半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供基底、栅极结构、位于栅极结构侧壁的侧墙、源漏掺杂区、底部介质层以及源漏接触层；去除侧墙形成间隙；形成保形覆盖于间隙的底部和侧壁的保护层；在底部介质层上形成顶部介质层，顶部介质层密封间隙形成空气隙。本发明专利技术实施例在提供基底后，去除侧墙形成间隙，并在间隙的底部和侧壁上保形覆盖保护层，再形成密封间隙的顶部介质层，以形成空气隙，保护层相应为一体型结构，有利于提高保护层对间隙底部和侧壁的保护效果，降低了位于间隙底部和侧壁的膜层结构(例如：栅极结构、基底)受损的几率，相应提高了位于间隙底部和侧壁的膜层结构的完整性，进而提升了半导体结构的可靠性以及生产良率。良率。良率。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]随着集成电路制造技术的不断发展，人们对集成电路的集成度和性能的要求变得越来越高。为了提高集成度，降低成本，元器件的关键尺寸不断变小，集成电路内部的电路密度越来越大，这种发展使得晶圆表面无法提供足够的面积来制作所需要的互连线。
[0003]为了满足关键尺寸缩小过后的互连线所需，目前不同金属层或者金属层与基底的导通是通过互连结构实现的。互连结构包括互连线和形成于接触开口内的接触孔插塞。接触孔插塞与半导体器件相连接，互连线实现接触孔插塞之间的连接，从而构成电路。
[0004]晶体管结构内的接触孔插塞包括位于栅极结构表面的栅极接触孔插塞，用于实现栅极结构与外部电路的连接，还包括位于源漏掺杂区表面的源漏接触孔插塞，用于实现源漏掺杂区与外部电路的连接。
[0005]但是，目前半导体结构的性能仍有待提高。

技术实现思路

[0006]本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的性能。
[0007]为解决上述问题，本专利技术实施例提供一种半导体结构，包括：基底；栅极结构，位于所述基底上；源漏掺杂区，位于所述栅极结构两侧的基底内；底部介质层，位于所述栅极结构侧部的基底上且覆盖源漏掺杂区，所述底部介质层与所述栅极结构的侧壁之间具有间隔；源漏接触层，贯穿所述源漏掺杂区顶部的底部介质层，且与所述源漏掺杂区相接触；间隙，位于所述栅极结构的侧壁和所述源漏接触层之间；保护层，保形覆盖于所述间隙的侧壁与底部，所述保护层为一体型结构；顶部介质层，位于所述底部介质层上，且所述顶部介质层密封所述间隙，与所述间隙围成空气隙。
[0008]相应的，本专利技术实施例还提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有栅极结构，所述栅极结构的侧壁上形成有侧墙，所述栅极结构两侧的基底中形成有源漏掺杂区，所述栅极结构和侧墙的侧部上形成有底部介质层，覆盖所述源漏掺杂区，所述栅极结构和侧墙的两侧形成有贯穿所述底部介质层的源漏接触层，与所述源漏掺杂区相接触；去除所述侧墙，在所述栅极结构的侧壁与所述源漏接触层之间形成间隙；形成保形覆盖于所述间隙的底部和侧壁的保护层；在形成所述保护层后，在所述底部介质层上形成顶部介质层，所述顶部介质层密封所述间隙，形成空气隙。
[0009]与现有技术相比，本专利技术实施例的技术方案具有以下优点：
[0010]本专利技术实施例提供的半导体结构，包括所述保护层，保形覆盖于所述间隙的侧壁与底部，所述保护层为一体型结构，有利于提高所述保护层对所述间隙底部和侧壁的保护效果，降低了在半导体结构的形成过程中位于所述间隙底部和侧壁的膜层结构(例如：栅极
结构、基底)受损的几率，相应提高了位于所述间隙底部和侧壁的膜层结构的完整性，进而提升了半导体结构的可靠性以及生产良率。
[0011]本专利技术实施例提供的半导体结构的形成方法中，提供基底的步骤中，所述栅极结构的侧壁上形成有侧墙，在提供基底之后，将所述侧墙去除，在所述栅极结构的侧壁与源漏接触层之间形成间隙，并在所述间隙的底部和侧壁上保形覆盖保护层，再形成密封所述间隙的顶部介质层，以形成空气隙(Air Gap)；本专利技术实施例通过去除所述侧墙形成间隙，并且形成保形覆盖所述间隙的底部和侧壁的保护层，所述保护层相应为一体型结构，有利于提高所述保护层对所述间隙底部和侧壁的保护效果，降低了在半导体结构的形成过程中位于所述间隙底部和侧壁的膜层结构(例如：栅极结构、基底)受损的几率，相应提高了位于所述间隙底部和侧壁的膜层结构的完整性，进而提升了半导体结构的可靠性以及生产良率。
[0012]而且，本专利技术实施例先形成位于栅极结构侧壁的侧墙，之后再将侧墙去除，与侧墙为叠层结构且仅将侧墙中的部分膜层去除相比，侧墙的尺寸更大，本专利技术实施例去除侧墙的工艺空间更大、工艺难度更小，且去除侧墙后所形成的间隙的尺寸更大，在形成保护层时，也易于通过调整保护层的形成厚度，使得所述间隙中的剩余空间较大，相应有利于增大所述空气隙的尺寸，进而有利于使得所述栅极结构与所述源漏接触层之间具有更低的介电常数，有利于进一步减小栅极结构与源漏接触层之间的有效电容。
附图说明
[0013]图1至图10是一种半导体结构的形成方法中各步骤对应的结构示意图；
[0014]图11是本专利技术半导体结构一实施例的结构示意图；
[0015]图12至图22是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
[0016]由
技术介绍
可知，目前半导体结构的性能有待提高。现结合一种半导体结构的形成方法分析半导体结构性能有待提高的原因。图1至图10是一种半导体结构的形成方法中各步骤对应的结构示意图。
[0017]参考图1，提供基底10，基底10上形成有伪栅结构20，伪栅结构20两侧的基底10内形成有源漏掺杂区11。
[0018]参考图2至图4，在所述伪栅结构20的侧壁上形成侧墙叠层30。
[0019]具体地，形成所述侧墙叠层30的步骤包括：
[0020]如图2所示，在所述伪栅结构20的顶部和侧壁、以及所述基底10顶面上形成第一侧墙膜34；在所述第一侧墙膜34上保形覆盖第二侧墙膜35；
[0021]如图3所示，去除位于所述伪栅结构20的顶部以及基底10顶面的第一侧墙膜34和第二侧墙膜35，剩余第一侧墙膜34用于作为第一侧墙31，包括沿伪栅结构20侧壁延伸的侧部侧墙(未标示)、以及与侧部侧墙的底部相连且沿平行于基底10方向延伸的底部侧墙(未标示)，剩余第二侧墙膜35用于作为牺牲侧墙32，牺牲侧墙32覆盖所述侧部侧墙的侧壁与所述底部侧墙的顶面；
[0022]如图4所示，在所述牺牲侧墙32和底部侧墙的侧壁上形成第二侧墙33。
[0023]参考图5，在所述伪栅结构20侧部的基底10上形成覆盖源漏掺杂区11的底部介质层12，所述底部介质层12覆盖所述侧墙叠层30的侧壁。
[0024]参考图6，去除所述伪栅结构20，在所述底部介质层12中形成栅极开口(图未示)；在所述栅极开口中形成栅极结构40。
[0025]参考图7，形成贯穿所述底部介质层12且与所述源漏掺杂区11相接触的源漏接触层50。
[0026]参考图8，在底部介质层12上形成牺牲介质层13，覆盖所述源漏接触层50、栅极结构40以及侧墙叠层30。
[0027]继续参考图8，形成源漏插塞60，贯穿栅极结构40和侧墙叠层30两侧的牺牲介质层13和底部介质层12，并与源漏接触层50的顶部相接触；形成栅极插塞70，贯穿栅极结构40顶部的牺牲介质层13，且与所述栅极结构40的顶部相接触。
[0028]参考图9，形成源漏插塞60和栅极插塞70后，去除所述牺牲介质层13和牺牲侧墙32，使所述第一侧墙31和第二侧墙33围成间隙80。
[0029]参考图10，在所述底部介质层12上形成位于本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：基底；栅极结构，位于所述基底上；源漏掺杂区，位于所述栅极结构两侧的基底内；底部介质层，位于所述栅极结构侧部的基底上且覆盖源漏掺杂区，所述底部介质层与所述栅极结构的侧壁之间具有间隔；源漏接触层，贯穿所述源漏掺杂区顶部的底部介质层，且与所述源漏掺杂区相接触；间隙，位于所述栅极结构的侧壁和所述源漏接触层之间；保护层，保形覆盖于所述间隙的侧壁与底部，所述保护层为一体型结构；顶部介质层，位于所述底部介质层上，且所述顶部介质层密封所述间隙，与所述间隙围成空气隙。2.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：源漏插塞，位于所述源漏接触层的顶部且与所述源漏接触层相接触；所述顶部介质层位于所述源漏插塞之间。3.如权利要求2所述的半导体结构，其特征在于，所述半导体结构还包括：栅极插塞，位于所述栅极结构的顶部且与所述栅极结构相接触；所述顶部介质层位于所述栅极插塞与所述源漏插塞之间。4.如权利要求3所述的半导体结构，其特征在于，所述栅极插塞与有源区的所述栅极结构的顶部相接触；所述半导体结构还包括：栅极盖帽层，位于所述栅极结构的顶部与所述顶部介质层之间；所述栅极插塞贯穿所述栅极盖帽层。5.如权利要求4所述的半导体结构，其特征在于，所述半导体结构还包括：源漏盖帽层，位于所述顶部介质层和源漏接触层之间；所述源漏插塞贯穿所述源漏盖帽层。6.如权利要求1所述的半导体结构，其特征在于，所述保护层的材料包括氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼、碳氮化硼、氧化铝和氮化铝中的一种或多种。7.如权利要求1所述的半导体结构，其特征在于，在沿垂直于所述栅极结构侧壁的方向上，所述间隙的宽度为2nm至15nm。8.如权利要求1所述的半导体结构，其特征在于，沿垂直于所述栅极结构侧壁的方向，所述保护层的厚度是所述间隙宽度的10％至90％。9.如权利要求1所述的半导体结构，其特征在于，所述保护层的厚度为1nm至10nm。10.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底上形成有栅极结构，所述栅极结构的侧壁上形成有侧墙，所述栅极结构两侧的基底中形成有源漏掺杂区，所述栅极结构和侧墙的侧部上形成有底部介质层，覆盖所述源漏掺杂区，所述栅极结构和侧墙的两侧形成有贯穿所述底部介质层的源漏接触层，与所述源漏掺杂区相接触；去除所述侧墙，在所述栅极结构的侧壁与所述源漏接触层之间形成间隙；形成保形覆盖于所述间隙的底部和侧壁的保护层；
在形成所述保护层后，在所述底部介质层上形成顶部介质层，所述顶部介质层密封所述间隙，形成空气隙。11.如权利要求10所述的半导体结构的形成方法，其特征在于，在形成所述保护层之后，且在形成所述顶部介质层之前，所述半导体结构的形成方法还包括：在所述底部介质层上形成牺牲介质层，所述牺牲介质层还形成于所述间隙中且覆盖所述栅极结构和源漏接触层；形成贯穿所述源漏接触层顶部的牺牲介质层的源漏插塞，与所述源漏接触层相接触；在形成所述源漏插塞之后，去除所述牺牲介质层，暴露出所述间隙；形成所述顶部介质层的步骤中，所述顶部介质层形成于所述源漏插塞之间。12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述半导体结构的形成方法还包括：在形成所述牺牲介质层之后，去除所述牺牲介质层之前，形成贯穿所述栅极结构顶部的牺牲介质层的栅极插塞，与所述栅极结构相接触；形成所述顶部介质层的步骤中，所述顶部介质层形成于所述栅极插塞和源漏插塞之间。13.如权利要求12所述的半导体结构...

【专利技术属性】
技术研发人员：金吉松，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：