半导体装置的制造方法制造方法及图纸

一种半导体装置的制造方法，包括形成一开口于一介电层内。沉积一种子层于开口内，种子层的第一部分具有第一杂质浓度。将种子层的第一部分暴露于一等离子体，在暴露于等离子体之后，该第一部分具有小于第一杂质浓度的第二杂质浓度。将一导电材料填入开口，以形成导电特征部件。种子层包括钨，且导电材料包括钨，杂质包括硼。

Manufacturing method of semiconductor device

【技术实现步骤摘要】
半导体装置的制造方法
本专利技术实施例关于一种半导体技术，且特别是关于一种半导体装置及其制造方法。
技术介绍
半导体工业因各种不同的电子部件(例如，晶体管、二极体、电阻器、电容器等等)的集成密度(集积密度)的持续改进而已历经了快速增长。绝大部分而言，此集成密度的改进来自于不断缩小最小特征部件尺寸，其容许更多的部件整合于一给定区域。鳍式场效晶体管(FinField-EffectTransistor,FinFET)装置正普遍使用于集成电路中。鳍式场效晶体管装置具有三维结构，其包括一半导体鳍部突出于一基底上。一栅极结构，配置成用以控制位于鳍式场效晶体管装置的导电通道内电荷载子流、包覆半导体鳍部。举例来说，在三栅极鳍式场效晶体管装置中，栅极结构包覆半导体鳍部的三侧，藉以形成导电通道于半导体鳍部的三侧。
技术实现思路
一种半导体装置的制造方法包括：在一介电层内形成一开口；在开口内沉积一种子层，其中种子层的第一部分具有第一杂质浓度；将种子层的第一部分暴露于一等离子体，其中在暴露于等离子体之后，第一部分具有第二杂质浓度，其小于第一杂质浓度；以及将一导电材料填入开口而形成一导电特征部件。一种半导体装置的制造方法包括：在基底上形成一介电材料；在介电材料内形成一开口，在开口内及介电材料上形成一导电种子层；自种子层的第一部分去除杂质；在开口内及种子层的第一部分上形成一导电材料；以及进行平坦化工艺，以去除位于介电材料上的种子层的第二部分。一种半导体装置包括：一介电层以及位于介电层内的一接触插塞。接触插塞包括：一导电材料以及沿着导电材料的侧壁的一导电层。导电层的第一部分靠近导电材料的第一端且包括第一杂质浓度。导电层的第二部分靠近导电材料的第二端且包括第二杂质浓度，其中导电材料的第一端与导电材料的第二端相对，且其中第二杂质浓度小于第一杂质浓度。附图说明图1是绘示出根据一些实施例的鳍式场效晶体管(FinFET)装置的立体示意图。图2-图8、图9A-图9C及图10-图17是绘示出根据一些实施例的鳍式场效晶体管(FinFET)装置在不同制造阶段的剖面示意图。图18是绘示出根据一些实施例的杂质浓度的深度-剖面分布(profile)测量。图19及图20A-图20B是绘示出根据一些实施例的鳍式场效晶体管(FinFET)装置在不同制造阶段的剖面示意图。图21是绘示出根据一些实施例的在一制造阶段中鳍式场效晶体管(FinFET)装置的接触插塞剖面示意图。【附图标记说明】30鳍式场效晶体管50基底50A、50B半导体材料50U、62U上表面52图案化垫氧化层53、70掩模层56图案化垫氮化层58图案化掩模层61沟槽62绝缘材料/隔离区63界面64、64A、64B鳍部65轻掺杂漏极(LDD)区66、96栅极介电层68栅极电极72第一栅极间隙壁73第二栅极间隙壁74栅极间隙壁75栅极结构75A、75B虚置栅极结构80源极/漏极区80A、80B外延源极/漏极区82硅化物区89凹槽90第一内层介电(ILD)层91、93接触开口92、109种子层94、104阻障层95第二内层介电(ILD)层97取代栅极98、98A、98B栅极填充物99A第一取代栅极99B第二取代栅极100鳍式场效晶体管(FinFET)装置102接触插塞110导电材料111A上部111B下部113凹槽120等离子体处理工艺200(PMOS)区域210、220曲线230区域300(NMOS)区域D1、D2深度H1、H3鳍部高度P1、P2鳍部间距T1、T2厚度W1、W2、W3、W4鳍部宽度具体实施方式以下的公开内容提供许多不同的实施例或范例，以实施本专利技术的不同特征部件。而以下的公开内容是叙述各个构件及其排列方式的特定范例，以求简化本公开内容。当然，这些仅为范例说明并非用以限定本专利技术。举例来说，若是以下的公开内容叙述了将一第一特征部件形成于一第二特征部件之上或上方，即表示其包含了所形成的上述第一特征部件与上述第二特征部件是直接接触的实施例，亦包含了尚可将附加的特征部件形成于上述第一特征部件与上述第二特征部件之间，而使上述第一特征部件与上述第二特征部件可能并未直接接触的实施例。再者，在空间上的相关用语，例如“下方”、“之下”、“下”、“上方”、“上”等等在此处是用以容易表达出本说明书中所绘示的附图中元件或特征部件与另外的元件或特征部件的关系。这些空间上的相关用语除了涵盖附图所绘示的方位外，还涵盖装置于使用或操作中的不同方位。此装置可具有不同方位(旋转90度或其他方位)且此处所使用的空间上的相关符号同样有相应的解释。以下所述的实施例是关于一特定背景，即鳍式场效晶体管(FinFET)装置的接触插塞及其形成方法。本文讨论的各种实施例能够用以降低接触插塞的种子层内所存在的杂质量。借助这种方式来降低杂质量，可降低接触插塞的电阻值、改善制造工艺均一性以及提高鳍式场效晶体管(FinFET)装置的效能。此处呈现的各种实施例所讨论的是使用后栅极(gate-last)工艺来形成鳍式场效晶体管(FinFET)。在其他实施例中，可以使用先栅极(gate-first)工艺。可借助任何适合的方法图案化出鳍式场效晶体管(FinFET)装置的鳍部。举例来说，可使用一道或多道光刻工艺图案化出鳍部，包括双重图案化或多重图案化工艺。一般来说，双重图案化或多重图案化工艺组合了光刻工艺及自对准工艺，所能够形成图案的间距小于采用单一直接光刻工艺可获得的间距。举例来说，在一实施例中，形成一牺牲层于基底上，并使用光刻工艺进行图案化。可使用自对准工艺于图案化的牺牲层侧边形成间隙壁层。然后去除牺牲层，且可使用余留的间隙壁层或芯轴层(mandrel)来图案化出鳍部。在一些实施例中，可使用于平面装置形态，例如平面式场效晶体管。在一些实施例中，可使用于金属化层、源极/漏极接点、栅极接点、其他导电特征部件或其他类型的装置。在一些实施例中，可使用于场效晶体管之外的半导体装置。图1是绘示出鳍式场效晶体管(FinFET)30的示例性立体示意图。鳍式场效晶体管(FinFET)30包括具有一鳍部64的一基底50。鳍部64突出于位于鳍部64的两相对侧的相邻隔离区62的上方。一栅极介电层66顺沿着鳍部64的侧壁，且位于鳍部64的上表面上，而一栅极电极68位于栅极介电层66上。源极/漏极区80位于栅极介电层66及栅极电极68的两相对侧的鳍部内。图1也绘示出用于后续附图中对照的剖面示意图。剖面B-B沿着鳍式场效晶体管(FinFET)30的栅极电极68的纵轴延伸。剖面A-A垂直于剖面B-B，且沿着鳍部64的纵轴而位于源极/漏极区80之间的电流方向上。剖面C-C平行于剖面B-B，且跨越源极/漏极区80。为了清楚起见，后续附图请参照这些对照剖面。图2-图8、图9A-图9C、图10-图17、图19及图20A-图20B是绘示出根据一些实施例的鳍式场效晶体管(FinFET)装置100于不同制造阶段的剖面示意图。鳍式场效晶体管(FinFET)装置100除了具有多个鳍部之外，类似于图1中的鳍式场效晶体管(FinFET)30。图2-图8、图9A、图10-图17、图19及图20A是绘示出鳍式场效晶体管(FinFET)装置100沿剖面A-A的剖面示意图。图9B及图9C是绘示出鳍式场效晶体管(本文档来自技高网...

【技术保护点】
1.一种半导体装置的制造方法，包括：在一介电层内形成一开口；在该开口内沉积一种子层，其中该种子层的多个第一部分具有一第一杂质浓度；将该种子层的所述多个第一部分暴露于一等离子体，其中在暴露于该等离子体之后，所述多个第一部分具有一第二杂质浓度，所述第二杂质浓度小于该第一杂质浓度；以及将一导电材料填入该开口而形成一导电特征部件。

【技术特征摘要】
2018.04.30 US 15/967,4971.一种半导体装置的制造方法，包括：在一介电层内形成一开口；在该开口内沉积一种子层，其中该种子层的多个第一部分具有...

【专利技术属性】
技术研发人员：吴仲强，曹学文，李家庆，洪正隆，苏庆煌，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71