半导体结构的制造方法技术

本公开涉及半导体结构的制造方法，特别是半导体装置及其形成方法，包含：在基底上方形成介电层并在介电层中图案化出接触区，此接触区具有多个侧部以及将基底露出的底部。此方法亦可包含在接触区中形成介电阻障层以覆盖这些侧部与底部，并蚀刻介电阻障层以露出基底。随后，可形成导电层以覆盖接触区的这些侧部与底部，且可退火导电层以在接触区的底部下方形成硅化物区于基底之中，而后可选择性地移除在接触区的这些侧部的导电层。最后，可于接触区中执行表面处理以在介电层中形成富含氮区及在基底中形成氮化区，且可在接触区中形成粘着层以覆盖接触区的这些侧部与底部。

Manufacturing Method of Semiconductor Structure

【技术实现步骤摘要】
半导体结构的制造方法
本公开涉及一种半导体技术，特别涉及一种半导体接触结构及其形成方法。
技术介绍
数十年以来半导体集成电路产业(integratedcircuit，IC)已经历急速的成长。半导体集成电路基本上是半导体电子组件的集合体，制造为一独立单元，其中微小化的主动元件(如晶体管及二极管)、无源元件(举例来说，电容及电阻)及其内连线建立在半导体材料的薄基底(如硅)上。现今，集成电路已使用于几乎任何的电子装置之中。集成电路材料与设计上的技术演进已开创集成电路的不同世代，其中每一世代相较于前一世代，具有更小且更复杂的电路。在集成电路的演变过程中，功能性密度(即，每芯片面积所具有的内连线装置数)通常随着几何尺寸(即，使用制程所能制作的最小组件或线)的缩减而增加。此微缩化制程通常提供增加产出效率及降低相关成本的好处。伴随这些好处，此微缩化亦增加了加工及制造集成电路的复杂度。为实现这些进步，在集成电路的加工及制造也需要相似的发展。其中一领域为晶体管与其他装置间的内连线或接触结构。虽然现存的集成电路制造方法已普遍地符合所预期的目的，但其仍未全方位被满足。
技术实现思路
依据本公开的一些实施例，提供一种半导体结构的制造方法包含在基底上方形成介电层，且在介电层中图案化出接触区，接触区具有多个侧部(sideportions)以及底部(bottomportion)，其中底部露出基底。此方法亦包含在接触区中形成介电阻障层以覆盖这些侧部及底部，并蚀刻介电阻障层以露出基底。此方法亦包含在接触区中形成导电层以覆盖接触区的这些侧部及底部，以及退火导电层以在接触区的底部下方形成硅化物区于基底之中，而后移除在接触区的这些侧部的导电层。此方法还包含对接触区的这些侧部及底部执行表面处理，以在基底中形成氮化区，以及在接触区中形成粘着层以覆盖接触区的这些侧部及底部，包含介电阻障层及在基底中的硅化物区。依据本公开的一些实施例，提供一种半导体装置包含介电层，形成在基底上，介电层具有穿过介电层至基底的接触区，接触区具有多个侧部及底部。此装置亦包含硅化物区，位于接触区的底部下方的基底之中，接触区具有形成于硅化物区上的导电层以及介电阻障层，形成于接触区的这些侧部上且至少部分覆盖接触区的这些侧部。此装置亦包含多个富含氮区，沿接触区的这些侧部形成于介电层之中，以及氮化区，形成于基底中邻近接触区的底部。此装置还包含金属插塞，位于接触区之中，以及粘着层，介于金属插塞与介电阻障层、金属插塞与介电层以及金属插塞与硅化物区之间。依据本公开的一些实施例，提供一种半导体结构的制造方法包含在基底上方沉积介电层，以及在介电层中蚀刻出接触区，接触区具有多个侧部以及底部，其中底部露出基底。此方法亦包含在接触区中沉积介电阻障层以覆盖这些侧部及底部，以及蚀刻介电阻障层以露出基底。此方法还包含对接触区应用表面处理，以氮化接触区的这些侧部及底部，以及在接触区中沉积粘着层以覆盖接触区的这些侧部及底部，包含介电阻障层。附图说明根据以下详细描述并结合附图阅读时，可最佳地理解本公开的各面向。应注意的是，依照产业的标准做法，各种部件并非依比例绘制。事实上，为使论述明确，各种部件的尺寸可能任意增加或减少。图1A是示出例示性的接触结构的剖面示意图。图1B是根据一些实施例，示出例示性接触结构的剖面示意图。图2至图13是根据一些实施例，示出制造接触结构的各种中间阶段的例示性剖面示意图。图14是根据一些实施例，示出替代接触结构的例示性剖面示意图。图15是根据一些实施例，示出制造接触结构的例示性制程流程。附图标记说明：100～接触结构；100’～替代型接触结构；102、132～基底；104～硅化物区；106a、106b～氮化区；108～介电层；110、110’～介电阻障层；112～粘着层；114～金属插塞；118～接触区；118a～侧部；118b～底部；116～图案化光刻胶；120、120’～导电层；122～退火制程；124～表面处理；126～金属层；128a、128b、130a、130b～富含氮区；200～制程流程。具体实施方式以下的公开内容提供许多不同的实施例或范例，以实施所提供的标的的不同部件。组件和配置的具体范例描述如下，以简化本公开。当然，这些说明仅为范例而非用以限定本公开。举例来说，叙述中若提及第一部件形成于第二部件之上或上方，可能包含所形成第一部件与第二部件是直接接触的实施例，亦可能包含额外的部件形成于第一部件与第二部件之间，而使第一部件与第二部件不直接接触的实施例。另外，本公开可能在各种范例中使用重复的参考数字及/或字母，此重复是为了简化和明确的目的，并未指示不同的实施例及/或组态之间的关系。此外，为易于描述，本文中可使用诸如“在...下方”、“在……之下”、“下部”、“在……上方”、“上部”及其类似的空间相对用语，以描述如图所示的一个(些)元件或部件相对于另一个(些)元件或部件的关系。除附图中所描绘的方向以外，空间相对用语亦意欲涵盖装置在使用或操作中的不同方向。设备亦可转向至其他方位(旋转90度或在其他方向)，且本文中所使用的空间相对描述可同样相应地解读。图1A为依据本公开的实施例，示出例示性接触结构100的剖面图。接触结构100包含基底132，其可为鳍式场效晶体管(FinField-EffectTransistor，FinFET)的鳍片结构(以硅为主)的一部分或是介电质堆叠(dielectricstack)的一部分。外延成长结构(epitaxiallygrownstructure)102可形成于基底132中并与基底132的顶面齐平。外延成长结构102可以由各种深度延伸进基底132，例如20纳米(nm)至500纳米(nm)，其取决于设计。如图所示，相较于中间部分较大的深度，外延成长结构102侧边部分的深度较小。于一些实施例中，外延成长结构102可为鳍式场效晶体管的源极或漏极的一部分，或是金属氧化物半导体场效晶体管(metal-oxide-semiconductorfield-effecttransistors，MOSFETs)的源极或漏极的一部分。接触结构100亦包含形成于基底132及外延成长结构102上方的介电层108。如图所示，可图案化介电层108以具有自介电层108上表面向下延伸至基底132的开口或接触区。开口具有顶部、侧部以及底部。于介电层108的顶面中的开口的顶部的临界尺寸(criticaldimension，CD)可为，例如10纳米至100纳米，同时底部的临界尺寸可为，例如5纳米至50纳米。开口的高度可为例如在20纳米至100纳米的范围。如图所示，硅化物区104可形成于开口底部的下方并在外延成长结构102之中。硅化物区104可取决于设计以约20埃至约200埃的各种深度延伸进入基底102。一般而言，相较于硅化物区104在中间部分较大的深度，硅化物区104在末端部分的深度可为较小。再者，可在硅化物区104上方形成具有厚度范围在例如10埃至50埃的薄导电层120。接触结构100亦可包含形成于开口侧部上的介电阻障层110。如图1A所示，介电阻障层110可具有各种形状，且介电阻障层110的厚度可从例如10埃至300埃变化。介电阻障层110可与或不与基底132接触，其取决于技本文档来自技高网...

【技术保护点】
1.一种半导体结构的制造方法，包括：在一基底上方形成一介电层；在该介电层中图案化出一接触区，该接触区具有多个侧部以及一底部，其中该底部露出该基底；在该接触区中形成一介电阻障层以覆盖所述多个侧部及该底部，并蚀刻该介电阻障层以露出该基底；在该接触区中形成一导电层以覆盖该接触区的所述多个侧部及该底部；退火该导电层以在该接触区的该底部下方形成一硅化物区于该基底之中，而后移除在该接触区的所述多个侧部的该导电层；对该接触区的所述多个侧部及该底部执行一表面处理，以在该基底中形成一氮化区；以及在该接触区中形成一黏着层以覆盖该接触区的所述多个侧部及该底部，包含该介电阻障层及在该基底中的该硅化物区。

【技术特征摘要】
2018.03.01 US 15/909,7771.一种半导体结构的制造方法，包括：在一基底上方形成一介电层；在该介电层中图案化出一接触区，该接触区具有多个侧部以及一底部，其中该底部露出该基底；在该接触区中形成一介电阻障层以覆盖所述多个侧部及该底部，并蚀刻该介电阻障层以露出该基底；在该接触区...

【专利技术属性】
技术研发人员：郑宇彣，卢炜业，廖佑祥，林圣轩，李弘贸，蔡纯怡，张根育，林威戎，张志维，蔡明兴，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71