半导体结构的制作方法及半导体结构技术

本发明专利技术提供一种半导体结构的制作方法及半导体结构中，在沟槽的底部和侧壁依次形成第一氧化硅层、生长控制层，然后刻蚀去除所述沟槽底部的所述生长控制层，接着在暴露出的所述第一氧化硅层和保留的所述生长控制层上形成第二氧化层以填充所述沟槽，由于所述第二氧化硅在所述第一氧化硅层上的生长速率大于在所述生长控制层的生长速率，故所述沟槽底部的所述第二氧化硅的生长速率大于所述沟槽侧壁的所述第一氧化硅的生长速率，因此，可以避免因位于沟槽侧壁的所述第二氧化硅层生长过快而导致出现提前封口的现象，进而可以避免产生空洞缺陷。

Fabrication of Semiconductor Structures and Semiconductor Structures

【技术实现步骤摘要】
半导体结构的制作方法及半导体结构
本专利技术涉及半导体
，特别涉及一种半导体结构的制作方法及半导体结构。
技术介绍
随着集成电路高集成度和高性能需求的逐渐增加，半导体技术向着更小的特征尺寸的技术节点发展。目前，在半导体的制造技术中，经常需要进行沟槽填充，来完成半导体结构以及整个器件结构的制备。在现有的半导体加工领域中，经常会遇到沟槽的填充问题。现有的填充技术，不论是化学淀积还是用材料生长的方法进行填充，遇到深宽比大的沟槽，在填充时都会遇到填充提前封口的现象而产生空洞缺陷，导致器件的电性能和可靠性受到影响。
技术实现思路
本专利技术的目的在于提供一种半导体结构的制作方法及半导体结构，以解决半导体器件的沟槽填充时容易出现提前封口现象而导致产生空洞缺陷的问题。为解决上述技术问题，本专利技术提供一种半导体结构的制作方法，包括：提供一半导体衬底，所述半导体衬底具有沟槽；形成第一氧化硅层，所述第一氧化硅层覆盖所述沟槽底部和侧壁；形成生长控制层，所述生长控制层覆盖所述第一氧化硅层；刻蚀去除部分所述生长控制层，以暴露出位于所述沟槽底部的所述第一氧化硅层；形成第二氧化硅层，所述第二氧化硅层覆盖位于所述沟槽侧壁上的所述生长控制层的表面和暴露出的所述第一氧化硅层的表面，且填满所述沟槽。可选的，在所述的半导体结构的制作方法中，所述生长控制层的材料为氮氧化硅或者碳氧化硅。可选的，在所述的半导体结构的制作方法中，形成的所述生长控制层的厚度不超过可选的，在所述的半导体结构的制作方法中，所述生长控制层采用原子层沉积工艺制成。可选的，在所述的半导体结构的制作方法中，采用干法刻蚀去掉部分所述生长控制层。可选的，在所述的半导体结构的制作方法中，所述第一氧化硅层采用原位蒸汽生成工艺或热化学气相沉积工艺生成。可选的，在所述的半导体结构的制作方法中，所述第一氧化硅层的厚度为本专利技术还提供一种半导体结构，包括：半导体衬底，所述半导体衬底内具有沟槽；第一氧化硅层，所述第一氧化硅层覆盖所述沟槽底部和侧壁；生长控制层，所述生长控制层覆盖位于所述沟槽侧壁上的所述第一氧化硅层的表面；第二氧化硅层，所述第二氧化硅层覆盖位于所述沟槽侧壁上的所述生长控制层的表面和位于所述沟槽底部的所述第一氧化硅层的表面，且填满所述沟槽。可选的，在所述的半导体结构中，所述生长控制层的材料为氮氧化硅或者碳氧化硅。可选的，在所述的半导体结构中，所述生长控制层的厚度不超过在本专利技术提供的半导体结构的制作方法及半导体结构中，包括：提供半导体衬底，所述半导体衬底内具有沟槽；形成第一氧化硅层，所述第一氧化硅层覆盖所述沟槽底部和侧壁；形成生长控制层，所述生长控制层覆盖所述第一氧化硅层；刻蚀去除部分所述生长控制层，以暴露出位于所述沟槽底部的所述第一氧化硅层；在位于所述沟槽侧壁上的所述生长控制层的表面和暴露出的所述第一氧化硅层的表面形成第二氧化硅层，所述第二氧化硅层将所述沟槽填满。在形成所述第二氧化硅层以填充所述沟槽时，由于所述第二氧化硅在所述第一氧化硅层上的生长速率大于在所述生长控制层的生长速率，故所述沟槽底部的所述第二氧化硅的生长速率大于所述沟槽侧壁的所述第一氧化硅的生长速率，因此，可以避免因位于沟槽侧壁的所述第二氧化硅层生长过快而导致出现提前封口的现象，进而可以避免产生空洞缺陷。附图说明图1为本专利技术实施例提供的半导体结构的制作方法的流程图；图2～7为本专利技术实施例的半导体结构的制作方法各步骤所对应的结构剖面示意面；其中，各附图标记说明如下：11-半导体衬底；101沟槽；12-第一氧化硅层；13-生长控制层；14-第二氧化硅层。具体实施方式如前文所述，在现有的沟槽填充技术中，经常会遇到填充提前封口的现象而产生空洞缺陷，这主要是因为：在进行沟槽填充时，一般会涉及到反应气体，而沟槽顶部最先接触到反应气体，加之整个沟槽底部及侧壁的晶圆表面捕捉反应气体的速率等因素的影响，使得沟槽顶部、沟槽侧壁以及沟槽底部的沉积速率依次减小。当沟槽顶部沉积速率较快时，尤其对于高深宽比的沟槽来说，容易产生封口现象。有鉴于此，本专利技术旨在通过改变沟槽填充材料在沟槽底部和侧壁的生长速率来避免封口现象的产生。以下结合附图和具体实施例对本专利技术提出的半导体结构的制作方法及半导体结构作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。如图1所示，本专利技术实施例提供的半导体结构的制作方法包括：步骤S11，提供一半导体衬底，所述半导体衬底内具有沟槽；步骤S12，形成第一氧化硅层，所述第一氧化硅层覆盖所述沟槽底部和侧壁；步骤S13，形成生长控制层，所述生长控制层覆盖所述第一氧化硅层；步骤S14，刻蚀去除部分所述生长控制层，以暴露出位于所述沟槽底部的所述第一氧化硅层；步骤S15，形成第二氧化硅层，所述第二氧化硅层覆盖位于所述沟槽侧壁上的所述生长控制层的表面和暴露出的所述第一氧化硅层的表面，且填满所述沟槽。与现有技术相比，形成所述第二氧化硅层以填充所述沟槽时，由于氧化硅在所述第一氧化硅层上的生长速率大于在所述生长控制层的生长速率，故所述沟槽底部的氧化硅的生长速率大于所述沟槽侧壁的氧化硅的生长速率，因此，可以避免因位于沟槽侧壁的氧化硅生长过快而导致出现提前封口的现象，进而可以避免产生空洞缺陷。以下结合附图2～5对本专利技术实施例提供的半导体结构制作方法进行详细描述。首先，执行步骤S11，请参考图2，提供一半导体衬底11，所述半导体衬底具有沟槽101。所述半导体衬底11可是以单晶硅或者多晶硅，也可以是硅、锗、锗化硅、砷化镓等半导体材料，还可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底11上形成的半导体器件选择所述半导体衬底11的类型，因此所述半导体衬底11的类型不应限制本专利技术的保护范围。所述沟槽101作为隔离结构，为沟槽101两侧的有源区提供隔离，所述沟槽101两侧的有源区上可以形成MOS晶体管或鳍式场效应晶体管等半导体器件。所述半导体衬底11中形成所述沟槽101的工艺可为干法刻蚀或湿法刻蚀工艺。在通过刻蚀工艺形成所述沟槽101时，可先在所述半导体衬底11上依次形成垫氧化物层以及垫氮化物层作为牺牲层来对所述半导体衬底11进行保护，而后再执行刻蚀工艺以形成沟槽101。另外，所述沟槽101可以具有垂直的侧壁，也可以具有倾斜的侧壁，当所述沟槽101采用倾斜的侧壁，使得沟槽101以上大下小的开口呈现时，有助于提高沟槽101填充质量，同时避免尖锐的沟槽101角部所引起的边缘漏电现象。本专利技术实施例的所述半导体结构的制作方法，对于所述沟槽101的形式不作具体限制，但，特别地，当沟槽101采用垂直的侧壁且具有高深宽比时，采用本专利技术实施例提供的所述半导体结构的制作方法形成的半导体结构，其对于空洞缺陷，改善效果尤其显著。其次，执行步骤S12，请参考图3，形成第一氧化硅层12，所述第一氧化硅层12覆盖所述沟槽101底部和侧壁。所述第一氧化硅层12的材料具体可为二氧化硅。所述第一氧化硅层12可采用原位蒸汽生成(ISSG，InSituSteamGeneration)工艺或热化学气相沉积(TCVD本文档来自技高网...

【技术保护点】
1.一种半导体结构的制作方法，其特征在于，包括：提供一半导体衬底，所述半导体衬底具有沟槽；形成第一氧化硅层，所述第一氧化硅层覆盖所述沟槽底部和侧壁；形成生长控制层，所述生长控制层覆盖所述第一氧化硅层；刻蚀去除部分所述生长控制层，以暴露出位于所述沟槽底部的所述第一氧化硅层；形成第二氧化硅层，所述第二氧化硅层覆盖位于所述沟槽侧壁上的所述生长控制层的表面和暴露出的所述第一氧化硅层的表面，且填满所述沟槽。

【技术特征摘要】
1.一种半导体结构的制作方法，其特征在于，包括：提供一半导体衬底，所述半导体衬底具有沟槽；形成第一氧化硅层，所述第一氧化硅层覆盖所述沟槽底部和侧壁；形成生长控制层，所述生长控制层覆盖所述第一氧化硅层；刻蚀去除部分所述生长控制层，以暴露出位于所述沟槽底部的所述第一氧化硅层；形成第二氧化硅层，所述第二氧化硅层覆盖位于所述沟槽侧壁上的所述生长控制层的表面和暴露出的所述第一氧化硅层的表面，且填满所述沟槽。2.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述生长控制层的材料为氮氧化硅或者碳氧化硅。3.根据权利要求1所述的半导体结构的制作方法，其特征在于，形成的所述生长控制层的厚度不超过4.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述生长控制层采用原子层沉积工艺制成。5.根据权利要求1所述的半导体结构的制作方法，其特征在...

【专利技术属性】
技术研发人员：杨事成，黄建，张锋，闫宝安，李众，郭松辉，林宗贤，
申请(专利权)人：德淮半导体有限公司，
类型：发明
国别省市：江苏,32