形成隔离结构和半导体器件的方法技术

本发明专利技术涉及一种形成隔离结构的方法，包括以下步骤：提供半导体结构，半导体结构包括衬底，衬底上定义了隔离区；在隔离区上形成沟槽；向沟槽施加包含掺杂质的流体；使半导体结构进行热退火；以及在沟槽内填充绝缘材料。本发明专利技术的方法可以改善MOS管的窄沟道效应以及增强有源区之间的隔离效果。

Methods for Forming Isolation Structures and Semiconductor Devices

【技术实现步骤摘要】
形成隔离结构和半导体器件的方法
本专利技术涉及一种形成隔离结构的方法，该方法可以改善MOS管的窄沟道效应以及增强有源区之间的隔离效果。
技术介绍
半导体集成电路自诞生以来，经历了从小规模、中规模到大规模和超大规模集成的发展阶段，并日益成为现代科学技术中最为活跃的
之一。MOS管作为一种常见的半导体器件，由于其制造工艺简单且易于集成，因而被广泛应用于各类放大电路或开关电路中。MOS管的全称为金属-氧化物-半导体场效应晶体管(MetalOxideSemiconductorFieldEffectTransistor)，是一种绝缘栅型的场效应管(FET)。MOS管具有输入阻抗高、噪声及功耗低、热稳定性好、动态范围大、没有二次击穿现象以及安全工作区域宽等优点。随着半导体集成电路(IC,IntegratedCircuit)工艺技术的发展，各种半导体元器件的尺寸也在逐渐减小。例如，在缩小MOS管结构的尺寸的同时，MOS管的沟道长度和沟道宽度也会按同比例缩小。当MOS管的沟道宽度与源极或漏极的耗尽层宽度相当时，就成为了所谓的“窄沟道”器件。因器件沟道变窄而使得器件的阈值电压等性能发生变化的现象则称为“窄沟道效应”。
技术实现思路
本专利技术所要解决的技术问题是提供一种形成隔离结构的方法，该方法可以改善MOS管的窄沟道效应以及增强有源区之间的隔离效果。本专利技术为解决上述技术问题而采用的技术方案是提供一种形成隔离结构的方法，包括以下步骤：提供半导体结构，所述半导体结构包括衬底，所述衬底上定义了隔离区；在所述隔离区上形成沟槽；向所述沟槽施加包含掺杂质的流体；使半导体结构进行热退火；以及在所述沟槽内填充绝缘材料。在本专利技术的一实施例中，所述沟槽在垂直于所述半导体结构表面的方向上的截面形状为上宽下窄的梯形。在本专利技术的一实施例中，所述掺杂质的流体包括液体或气体。在本专利技术的一实施例中，向所述沟槽施加包含掺杂质的流体的方法包括：将所述半导体结构置于所述流体中。在本专利技术的一实施例中，所述掺杂质的流体包括液体，向所述沟槽施加包含P型掺杂质的流体的步骤包括旋涂。在本专利技术的一实施例中，所述掺杂质包括硼和铟。在本专利技术的一实施例中，所述包含掺杂质的流体包括硼酸。在本专利技术的一实施例中，将所述半导体结构置于所述流体中的时间为5-30秒。在本专利技术的一实施例中，所述硼酸的体积浓度在5-15％。在本专利技术的一实施例中，使半导体结构进行热退火的步骤包括：使所述半导体结构在温度为950-1100℃的环境下热退火1-2s。在本专利技术的一实施例中，所述掺杂质在经过所述热退火步骤后扩散至所述衬底，形成各向同性的掺杂区域。在本专利技术的一实施例中，所述半导体结构还包括衬底表面掩模，所述掩模暴露所述隔离区，所述掩模包括氮化物层和氧化物层。在本专利技术的一实施例中，在所述隔离区上形成沟槽的步骤包括，刻蚀所述掩模暴露的隔离区。在本专利技术的一实施例中，所述氧化物层的材料与所述沟槽内填充的绝缘材料相同。本专利技术的另一方面提供一种形成半导体器件的方法，包括使用如上述的方法形成隔离结构；以及在所述隔离结构所包围的区域中形成MOS管。本专利技术由于采用以上技术方案，使之与现有技术相比，具有如下显著优点：本专利技术的技术方案可以改善MOS管的窄沟道效应以及通过减小漏电流来增强有源区之间的隔离效果。本专利技术制造工艺简单、成本较低，且不会对其他器件参数造成较大影响。附图说明为让本专利技术的上述目的、特征和优点能更明显易懂，以下结合附图对本专利技术的具体实施方式作详细说明，其中：图1是一种MOS管的结构的示意图；图2是另一种MOS管的结构的示意图；图3是MOS管的器件宽度和阈值电压的对应关系的示意图；图4是本专利技术一实施例的一种形成隔离结构的方法的流程图；图5-10分别是本专利技术一实施例的一种形成隔离结构的方法的示例性过程的示意图；图11是本专利技术一实施例的一种半导体结构的示意图；图12是本专利技术一实施例的一种半导体器件的俯视图；图13是本专利技术一实施例的一种半导体器件的器件宽度和阈值电压的对应关系的示意图。具体实施方式为让本专利技术的上述目的、特征和优点能更明显易懂，以下结合附图对本专利技术的具体实施方式作详细说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其它不同于在此描述的其它方式来实施，因此本专利技术不受下面公开的具体实施例的限制。如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。在详述本专利技术实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本专利技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。例如，如果翻转附图中的器件，则被描述为在其他元件或特征“下方”或“之下”或“下面”的元件的方向将改为在所述其他元件或特征的“上方”。因而，示例性的词语“下方”和“下面”能够包含上和下两个方向。器件也可能具有其他朝向(旋转90度或处于其他方向)，因此应相应地解释此处使用的空间关系描述词。此外，还将理解，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。在本申请的上下文中，所描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。应当理解，当一个部件被称为“在另一个部件上”、“连接到另一个部件”、“耦合于另一个部件”或“接触另一个部件”时，它可以直接在该另一个部件之上、连接于或耦合于、或接触该另一个部件，或者可以存在插入部件。相比之下，当一个部件被称为“直接在另一个部件上”、“直接连接于”、“直接耦合于”或“直接接触”另一个部件时，不存在插入部件。同样的，当第一个部件被称为“电接触”或“电耦合于”第二个部件，在该第一部件和该第二部件之间存在允许电流流动的电路径。该电路径可以包括电容器、耦合的电感器和/或允许电流流动的其它部件，甚至在导电部件之间没有直接接触。在制造例如MOS管的半导体器件中，为了实现高密度、高性能的晶体管结构，隔离工艺显得越来越重要。通过隔离可以避免半导体器件的漏电、击穿低以及闩锁效应等。浅沟槽隔离(STI,ShallowTrenchIsolation)就是一种重要的隔离结构/工艺，并常被用于0.25μm以下的工艺制程中。通过利用氮化硅掩模，经过淀积、图形化、刻蚀等工序后形成沟槽，并在沟槽中填充、淀积氧化物，从而实现隔离的效果。图1是一种MOS管的结构的示意图。参考图1所示，在MOS管结构10的宽度(W)方向上，沟道140两侧的栅极120覆盖了部分绝缘隔离层。在加上栅极电压的情况下，由于栅极12本文档来自技高网...

【技术保护点】
1.一种形成隔离结构的方法，包括以下步骤：提供半导体结构，所述半导体结构包括衬底，所述衬底上定义了隔离区；在所述隔离区上形成沟槽；向所述沟槽施加包含掺杂质的流体；使半导体结构进行热退火；以及在所述沟槽内填充绝缘材料。

【技术特征摘要】
1.一种形成隔离结构的方法，包括以下步骤：提供半导体结构，所述半导体结构包括衬底，所述衬底上定义了隔离区；在所述隔离区上形成沟槽；向所述沟槽施加包含掺杂质的流体；使半导体结构进行热退火；以及在所述沟槽内填充绝缘材料。2.如权利要求1所述的方法，其特征在于，所述沟槽在垂直于所述半导体结构表面的方向上的截面形状为上宽下窄的梯形。3.如权利要求1所述的方法，其特征在于，所述掺杂质的流体包括液体或气体。4.如权利要求1或3所述的方法，其特征在于，向所述沟槽施加包含掺杂质的流体的方法包括：将所述半导体结构置于所述流体中。5.如权利要求5所述的方法，其特征在于，所述掺杂质的流体包括液体，向所述沟槽施加...

【专利技术属性】
技术研发人员：孙超，田武，江宁，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42