具有增强电荷俘获效率的高电阻率绝缘体上硅衬底制造技术

本发明专利技术提供一种多层绝缘体上半导体结构，其中处置衬底及与所述处置衬底界面接触的外延层包括相反类型的电活性掺杂物。所述外延层由处置衬底自由载子耗尽，借此导致高表观电阻率，其改进RF装置中的结构的功能。

Silicon Substrate on High Resistivity Insulator with Enhanced Charge Capture Efficiency

【技术实现步骤摘要】
【国外来华专利技术】具有增强电荷俘获效率的高电阻率绝缘体上硅衬底相关申请案的交叉参考本申请案主张2016年10月26日申请的序列号为62/412,937的美国临时申请案的优先权，所述案的揭示内容以宛如全文陈述引用的方式并入本文中。
技术介绍
一般由单晶锭(例如硅锭)制备半导体晶片，所述单晶锭经修整及研磨以具有一或多个平面或切口以用于在后续程序中适当定向晶片。接着，将锭切割为个别晶片。尽管本文中将参考由硅构造的半导体晶片，但可使用其它材料来制备半导体晶片，例如锗、碳化硅、硅锗、砷化镓及III族及V族元素的其它合金(例如氮化镓或磷化铟)或II族及VI族元素的合金(例如硫化镉或氧化锌)。半导体晶片(例如硅晶片)可用于制备复合层结构。复合层结构(例如绝缘体上半导体结构，且更具体来说，绝缘体上硅(SOI)结构)一般包括处置晶片或处置层、装置层及在处置层与装置层之间的绝缘(即，电介质)膜(通常为氧化物层)。一般来说，装置层的厚度在0.01微米与20微米之间，例如，厚度在0.05微米与20微米之间。厚膜装置层可具有在约1.5微米与约20微米之间的装置层厚度。薄膜装置层可具有在约0.01微米与约0.20微米之间的厚度。一般来说，通过使两个晶片密切接触以借此由范德华(vanderWaal)力来引发接合且接着进行热处理以强化接合来产生例如绝缘体上硅(SOI)、蓝宝石上硅(SOS)及石英上硅的复合层结构。退火可将末端硅烷醇基转换为两个界面之间的硅氧烷键，借此强化接合。在热退火之后，接合结构经受进一步处理以移除供体晶片的实质部分以实现层转移。例如，可使用例如蚀刻或研磨的晶片薄化技术(通常称为回蚀SOI(即，BESOI))，其中硅晶片经接合到处置晶片且接着被缓慢蚀除，直到处置晶片上仅保留薄硅层。参见(例如)第5,189,500号美国专利，其揭示内容以宛如全文陈述引用的方式并入本文中。此方法既耗时又昂贵，浪费衬底中的一者，且一般不具有适合于不到数微米的薄层的厚度均匀性。实现层转移的另一常用方法利用氢植入及接着热致层分离。在供体晶片的前表面下方的特定深度处植入粒子(原子或电离原子，例如氢原子或氢原子及氦原子的组合)。植入的粒子在其植入的特定深度处形成供体晶片中的分割面。供体晶片的表面经清洗以移除在植入过程期间沉积于晶片上的有机化合物或其它污染物，例如硼化合物。接着，通过亲水接合过程来将供体晶片的前表面接合到处置晶片以形成接合晶片。在接合之前，通过使晶片的表面暴露于含有(例如)氧或氮的等离子体来活化供体晶片及/或处置晶片。暴露于等离子体在通常称为表面活化的过程中使表面的结构改质，所述活化过程使供体晶片及处置晶片中的一或两者的表面具亲水性。另外，可通过湿式处理(例如SC1清洗或氢氟酸)来化学活化晶片的表面。湿式处理及等离子体活化可以任一顺序发生，或晶片可仅经受一个处理。接着，将晶片紧压在一起且在其之间形成接合。此接合是相对较弱的(归因于范德华力)且必须在发生进一步处理之前加以强化。在一些过程中，通过加热或退火接合晶片对来强化供体晶片与处置晶片(即，接合晶片)之间的亲水接合。在一些过程中，晶片接合可发生于例如约300℃与约500℃之间的低温处。在一些过程中，晶片接合可发生于例如约800℃与约1100℃之间的高温处。高温引起供体晶片与处置晶片的邻接表面之间形成共价键以因此固化供体晶片与处置晶片之间的接合。在加热或退火接合晶片同时，早先植入于供体晶片中的粒子弱化分割面。接着，沿分割面使供体晶片的一部分与接合晶片分离(即，分割)以形成SOI晶片。可通过将接合晶片放置于夹具中来实施分割，其中垂直于接合晶片的对置侧施加机械力以将供体晶片的一部分与接合晶片拉开。根据一些方法，利用吸盘来施加机械力。通过在分割面处将机械楔施加于接合晶片的边缘处以引发裂缝沿分割面扩展来引发供体晶片的部分的分离。接着，由吸盘施加的机械力将供体晶片的部分与接合晶片拉开以因此形成SOI晶片。根据其它方法，接合对可代以在一段时间内经受高温以使供体晶片的部分与接合晶片分离。暴露于高温引起裂缝沿分割面开始及扩展以因此分离供体晶片的一部分。裂缝归因于由植入离子形成空隙而形成，植入离子因奥斯瓦熟化(Ostwaldripening)而生长。用氢气及氦气填充空隙。空隙成为薄层。薄层中的加压气体使微腔及微裂缝扩展，其弱化植入面上的硅。如果在适当时间停止退火，那么可通过机械过程来分割经弱化接合晶片。然而，如果热处理在较长时间内及/或在较高温度下持续，那么微裂缝扩展到达其中所有裂缝沿分割面合并的层级以因此分离供体晶片的一部分。此方法允许有更好转移层均匀性且允许重复利用供体晶片，但通常需要将植入且接合的对加热到接近500℃的温度。将高电阻率绝缘体上半导体(例如绝缘体上硅)晶片用于例如天线开关的RF相关装置在成本及集成方面提供优于传统衬底的益处。为减少寄生功率损失且最小化将导电衬底用于高频应用时固有的谐波失真，使用具有高电阻率的衬底晶片是必要的，但是不够的。因此，用于RF装置的处置晶片的电阻率一般大于约500Ohm-cm。现参考图1，绝缘体上硅结构2包括极高电阻率硅晶片4、埋藏氧化物(BOX)层6及硅装置层10。此衬底易于在BOX/处理界面处形成高导电率电荷反转或积累层12从而引起产生自由载子(电子或空穴)，此减小衬底的有效电阻率且导致以RF频率操作装置时的寄生功率损失及装置非线性度。这些反转/积累层可归因于BOX固定电荷、氧化物俘获电荷、界面俘获电荷及甚至施加于装置本身的DC偏压。因此，需要一种方法来俘获任何诱发反转或积累层中的电荷，使得即使在非常近的表面区域中也维持衬底的高电阻率。众所周知，高电阻率处置衬底与埋藏氧化物(BOX)之间的电荷俘获层(CTL)可提高使用SOI晶片所制造的RF装置的性能。已提出许多方法来形成这些高界面俘获层。例如，现参考图2，使用针对RF装置应用的CTL来产生绝缘体上半导体结构20(例如绝缘体上硅或SOI)的方法是基于将未掺杂多晶硅膜28沉积于具有高电阻率的硅衬底22上且接着在其上形成氧化物24及顶部硅层26的堆叠。多晶硅层28充当硅衬底22与埋藏氧化物层24之间的高缺陷率层。参见图2，其描绘在绝缘体上硅结构20中用作高电阻率衬底22与埋藏氧化物层24之间的电荷俘获层28的多晶硅膜。替代方法是植入重离子以产生近表面损伤层。将例如射频装置的装置建置于顶部硅层26中。学术研究已表明，氧化物与衬底之间的多晶硅层改进装置隔离，减少传输线损失，且减少谐波失真。例如，参见：H.S.甘布尔(H.S.Gamble)等人的“表面稳定的高电阻率硅上的低损耗CPW线(Low-lossCPWlinesonsurfacestabilizedhighresistivitysilicon)”，《微波导波研究》(MicrowaveGuidedWaveLett.)，9(10)，第395页到第397页，1999年；D.莱德勒(D.Lederer)、R.乐博特(R.Lobet)及J.-P.拉斯金(J.-P.Raskin)的“用于RF应用的增强型高电阻率SOI晶片(EnhancedhighresistivitySOIwafersforRFapplications)”，《IEEE国际SOI会议》(IEEEIntl.SO本文档来自技高网...

【技术保护点】
1.一种制备多层衬底的方法，所述方法包括：将外延层外延地沉积于单晶半导体处置衬底的前表面上，其中所述单晶半导体处置衬底包括：两个大体上平行的主表面，其中一者是所述单晶半导体处置衬底的所述前表面且其中另一者是所述单晶半导体处置衬底的后表面；圆周边缘，其接合所述单晶半导体处置衬底的所述前表面及所述后表面；中心面，其在所述单晶半导体处置衬底的所述前表面与所述后表面之间；及主体区域，其在所述单晶半导体处置衬底的所述前表面与所述后表面之间，其中所述单晶半导体处置衬底具有至少约500ohm‑cm的最小主体区域电阻率且所述外延层具有在约100ohm‑cm与约5000ohm‑cm之间的电阻率；将电荷俘获层沉积于所述外延层上，所述电荷俘获层包括具有至少约3000ohm‑cm的电阻率的多晶硅；及将单晶半导体供体衬底的前表面上的电介质层接合到所述电荷俘获层以借此形成接合结构，其中所述单晶半导体供体衬底包括：两个大体上平行的主表面，其中一者是所述半导体供体衬底的所述前表面且其中另一者是所述半导体供体衬底的后表面；圆周边缘，其接合所述半导体供体衬底的所述前表面及所述后表面；及中心面，其在所述半导体供体衬底的所述前表面与所述后表面之间。...

【技术特征摘要】
【国外来华专利技术】2016.10.26 US 62/412,9371.一种制备多层衬底的方法，所述方法包括：将外延层外延地沉积于单晶半导体处置衬底的前表面上，其中所述单晶半导体处置衬底包括：两个大体上平行的主表面，其中一者是所述单晶半导体处置衬底的所述前表面且其中另一者是所述单晶半导体处置衬底的后表面；圆周边缘，其接合所述单晶半导体处置衬底的所述前表面及所述后表面；中心面，其在所述单晶半导体处置衬底的所述前表面与所述后表面之间；及主体区域，其在所述单晶半导体处置衬底的所述前表面与所述后表面之间，其中所述单晶半导体处置衬底具有至少约500ohm-cm的最小主体区域电阻率且所述外延层具有在约100ohm-cm与约5000ohm-cm之间的电阻率；将电荷俘获层沉积于所述外延层上，所述电荷俘获层包括具有至少约3000ohm-cm的电阻率的多晶硅；及将单晶半导体供体衬底的前表面上的电介质层接合到所述电荷俘获层以借此形成接合结构，其中所述单晶半导体供体衬底包括：两个大体上平行的主表面，其中一者是所述半导体供体衬底的所述前表面且其中另一者是所述半导体供体衬底的后表面；圆周边缘，其接合所述半导体供体衬底的所述前表面及所述后表面；及中心面，其在所述半导体供体衬底的所述前表面与所述后表面之间。2.根据权利要求1所述的方法，其中所述单晶半导体处置衬底包括单晶硅。3.根据权利要求2所述的方法，其中所述单晶半导体处置衬底包括从由丘克拉斯基(Czochralski)法或浮区法所生长的单晶硅锭切割的单晶硅晶片。4.根据权利要求1到3中任一权利要求所述的方法，其中所述单晶半导体供体衬底包括单晶硅。5.根据权利要求4所述的方法，其中所述单晶半导体供体衬底包括从由丘克拉斯基法或浮区法所生长的单晶硅锭切割的单晶硅晶片。6.根据权利要求1到5中任一权利要求所述的方法，其中所述单晶半导体处置衬底具有在约500Ohm-cm与约100,000Ohm-cm之间的体电阻率。7.根据权利要求1到5中任一权利要求所述的方法，其中所述单晶半导体处置衬底具有在约1000Ohm-cm与约100,000Ohm-cm之间的体电阻率。8.根据权利要求1到5中任一权利要求所述的方法，其中所述单晶半导体处置衬底具有在约1000Ohm-cm与约6,000Ohm-cm之间的体电阻率。9.根据权利要求1到8中任一权利要求所述的方法，其中所述单晶半导体处置衬底包括选自由硼、铝、镓、铟及其任何组合组成的群组的电活性掺杂物。10.根据权利要求1到9中任一权利要求所述的方法，其中所述外延层具有在约200Ohm-cm与约2000Ohm-cm之间的电阻率。11.根据权利要求1到9中任一权利要求所述的方法，其中所述外延层具有在约400Ohm-cm与约1000Ohm-cm之间的电阻率。12.根据权利要求1到11中任一权利要求所述的方法，其中所述外延层包括硅。13.根据权利要求12所述的方法，其中所述外延层包括硅及选自由砷、磷、锑及其任何组合组成的群组的电活性掺杂物。14.根据权利要求12所述的方法，其中包括硅的所述外延层的厚度在约0.2微米与约20微米之间。15.根据权利要求12所述的方法，其中包括硅的所述外延层的厚度在约0.5微米与约10微米之间。16.根据权利要求1到15中任一权利要求所述的方法，其中所述外延层包括以约0.1摩尔％与约5摩尔％之间的碳浓度掺杂碳的硅。17.根据权利要求16所述的方法，其中所述外延层包括以约0.5摩尔％与约2摩尔％之间的碳浓度掺杂碳的硅。18.根据权利要求16所述的方法，其中包括在碳处掺杂有碳的硅的所述外延层的厚度在约0.1微米与约10微米之间。19.根据权利要求1到18中任一权利要求所述的方法，其中所述电荷俘获层具有至少约7000Ohm-cm的电阻率。20.根据权利要求1到19中任一权利要求所述的方法，其进一步包括：在与所述单晶半导体供体衬底的所述前表面上的所述电介质层接合之前，使绝缘层形成于所述电荷俘获层上，其中所述绝缘层包括半导体氧化物或半导体氮氧化物。21.根据权利要求20所述的方法，其中所述绝缘层具有在约2000埃与约10,000埃之间的厚度。22.根据权利要求1到21中任一权利要求所述的方法，其中所述电介质层包括选自由二氧化硅、氮化硅、氮氧化硅、氧化铪、氧化钛、氧化锆、氧化镧、氧化钡及其组合组成的群组的材料。23.根据权利要求22所述的方法，其中所述电介质层具有至少约10纳米厚的厚度，例如在约10纳米与约10,000纳米之间，在约10纳米与约5,000纳米之间，或在约100纳米与约400纳米之间。24.根据权利要求1到23中任一权利要求所述的方法，其进一步包括：在足以加强所述单晶半导体供体衬底的所述电介质层与所述单晶半导体处置衬底的所述前表面上的所述电荷俘获层之间的所述接合的温度下及持续时间内加热所述接合结构。25.根据权利要求24所述的方法，其中所述单晶半导体供体衬底包括分割面。26.根据权利要求25所述的方法，其进一步包括：在所述单晶半导体供体衬底的所述分割面处机械地分割所述接合结构以借此制备包括所述单晶半导体处置衬底、所述外延层、所述电荷俘获层、所述电介质层及单晶半导体装置层的分割结构。27.一种制备多层衬底的方法，所述方法包括：将外延层外延地沉积于单晶半导体处置衬底的前表面上，其中所述单晶半导体处置衬底包括：两个大体上平行的主表面，其中一者是所述单晶半导体处置衬底的所述前表面且其中另一者是所述单晶半导体处置衬底的后表面；圆周边缘，其接合所述单晶半导体处置衬底的所述前表面及所述后表面；中心面，其在所述单晶半导体处置衬底的所述前表面与所述后表面之间；及主体区域，其在所述单晶半导体处置衬底的所述前表面与所述后表面之间，其中所述单晶半导体处置衬底包括选自由硼、铝、镓、铟及其任何组合组成的群组的电活性p型掺杂物且所述外延层包括选自由砷、磷、锑及其任何组合组成的群组的电活性n型掺杂物，其中所述电活性n型掺杂物的浓度小于约1×1014个原子/cm3；将电荷俘获层沉积于所述外延层上，所述电荷俘获层包括多晶硅；及将单晶半导体供体衬底的前表面上的电介质层接合到所述电荷俘获层以借此形成接合结构，其中所述单晶半导体供体衬底包括：两个大体上平行的主表面，其中一者是所述半导体供体衬底的所述前表面且其中另一者是所述半导体供体衬底的后表面；圆周边缘，其接合所述半导体供体衬底的所述前表面及所述后表面；及中心面，其在所述半导体供体衬底的所述前表面与所述后表面之间。28.根据权利要求27所述的方法，其中所述单晶半导体处置衬底包括单晶硅。29.根据权利要求27所述的方法，其中所述单晶半导体处置衬底包括从由丘克拉斯基法或浮区法所生长的单晶硅锭切割的单晶硅晶片。30.根据权利要求27所述的方法，其中所述单晶半导体供体衬底包括单晶硅。31.根据权利要求27所述的方法，其中所述单晶半导体供体衬底包括从由丘克拉斯基法或浮区法所生...

【专利技术属性】
技术研发人员：王刚，J·L·利贝特，S·G·托马斯，刘庆旻，
申请(专利权)人：环球晶圆股份有限公司，
类型：发明
国别省市：中国台湾,71