【技术实现步骤摘要】
半导体封装相关申请的交叉引用本申请要求于2018年2月22日在韩国知识产权局提交的韩国专利申请No.10-2018-0021200的优先权，其公开内容通过引用整体并入本文中。
本专利技术构思涉及半导体封装，并且更具体地，涉及封装上封装(PoP)类型的半导体封装。
技术介绍
对能够实现具有高存储器带宽的系统的半导体封装的需求不断增长。存储器带宽与数据传输速率以及数据传输线的数量成正比。为了增加存储器带宽，可以增加存储器操作速度或数据传输线的数量。然而，开发具有改进的操作速度的新存储器芯片可能在制造过程中具有困难，并且可能花费大量时间和成本。另外，增加数据传输线的数量可能增加半导体芯片的数据传输引脚的数量，并且可能增加半导体芯片的平面面积。
技术实现思路
本专利技术构思提供了一种具有高存储器带宽的半导体封装。根据本专利技术构思的一个方面，提出了一种半导体封装，包括：存储器子封装，包括第一连接层以及设置在第一连接层上的多个存储器芯片；逻辑子封装，包括第二连接层、设置在第二连接层上的控制器芯片、以及连接到所述控制器芯片和多个存储器芯片的缓冲器芯片；以及多个封装间连接构件，每个...
【技术保护点】
1.一种半导体封装，包括：存储器子封装，包括第一连接层以及设置在所述第一连接层上的多个存储器芯片；逻辑子封装，包括第二连接层、设置在所述第二连接层上的控制器芯片、以及连接到所述控制器芯片和所述多个存储器芯片的缓冲器芯片；以及多个封装间连接构件，每个封装间连接构件连接所述存储器子封装和所述逻辑子封装，其中，所述缓冲器芯片经由各自具有第一数据传输速率的多条第一数据传输线连接到所述多个存储器芯片，所述缓冲器芯片经由各自具有第二数据传输速率的多条第二数据传输线连接到所述控制器芯片，并且所述第一数据传输速率小于所述第二数据传输速率。
【技术特征摘要】
2018.02.22 KR 10-2018-00212001.一种半导体封装，包括：存储器子封装，包括第一连接层以及设置在所述第一连接层上的多个存储器芯片；逻辑子封装，包括第二连接层、设置在所述第二连接层上的控制器芯片、以及连接到所述控制器芯片和所述多个存储器芯片的缓冲器芯片；以及多个封装间连接构件，每个封装间连接构件连接所述存储器子封装和所述逻辑子封装，其中，所述缓冲器芯片经由各自具有第一数据传输速率的多条第一数据传输线连接到所述多个存储器芯片，所述缓冲器芯片经由各自具有第二数据传输速率的多条第二数据传输线连接到所述控制器芯片，并且所述第一数据传输速率小于所述第二数据传输速率。2.根据权利要求1所述的半导体封装，其中，所述多条第一数据传输线的数量大于所述多条第二数据传输线的数量。3.根据权利要求2所述的半导体封装，其中，所述多条第一数据传输线的数量是所述多条第二数据传输线的数量的偶数倍。4.根据权利要求1所述的半导体封装，其中，所述多条第一数据传输线的数量与所述第一数据传输速率的乘积基本等同于所述多条第二数据传输线的数量与所述第二数据传输速率的乘积。5.根据权利要求1所述的半导体封装，其中，所述多条第一数据传输线中的每一条的电阻大于所述多条第二数据传输线中的每一条的电阻。6.根据权利要求1所述的半导体封装，其中，所述缓冲器芯片包括串并转换电路。7.根据权利要求1所述的半导体封装，其中，所述缓冲器芯片与所述第一连接层间隔开。8.根据权利要求1所述的半导体封装，其中，所述逻辑子封装是扇出类型。9.根据权利要求1所述的半导体封装，其中，所述逻辑子封装还包括设置在所述控制器芯片上方的第三连接层以及多个层间连接构件，每个层间连接构件在所述第三连接层和所述第二连接层之间延伸。10.根据权利要求9所述的半导体封装，其中，所述缓冲器芯片设置在所述第三连接层上。11.根据权利要求1所述的半导体封装，其中，所述缓冲器芯片与所述控制器芯片并排设置在所述第二连接层的顶表面上。12.根据权利要求1所述的半导体封装，其中，所述缓冲器芯片设置在所述第二连接层的底表面上。13.一种半导体封装，包括：第一连接层，包括第一绝缘层和多个第一导电图案；第二连接层，设置在所述第一连接层下方，所述第二连接层包括第二绝缘层和第二导电图案；第三连接层，设置在所述第一连接层和所述第二连接层之间，所述第三连接层包括第三绝缘层和多个第三导电图案；多个封装间连接构件，每个封装间连接构件连接所述第三连接层和所述第一连接层；多个层间连接构件，每个层间连接构件在所述第三连接层和所述第二连接层之间延伸；所述第一连接层上的多个存储器芯片；所...
【专利技术属性】
技术研发人员：宋垠锡，金灿景，黄泰周，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。