一种半导体存储装置及计算机系统制造方法及图纸

本发明专利技术提供了一种半导体存储装置及计算机系统，该半导体存储装置通过系统总线与主机相连，包括易失性存储器、第一非易失性存储器、存储控制器，存储控制器响应于主机的电源信号和控制信号，并择一地与所述易失性存储器或第一非易失性存储器进行数据存取操作，以及与存储控制器相连的第二非易失性存储器，存储控制器根据主机的电源信号，并以电源状态数据的形式保存至所述第二非易失性存储器，存储控制器与主机之间设置内核旁路模块。在本发明专利技术中，可在计算机在正常关机时可将电源状态数据写入第二非易失性存储器中，避免频繁地向第一非易失性存储器中写入电源状态数据，从而显著地提高了半导体存储装置中第一非易失性存储器的使用寿命。

A Semiconductor Storage Device and Computer System

【技术实现步骤摘要】
一种半导体存储装置及计算机系统
本专利技术涉及半导体存储
，尤其涉及应用于计算机中意外掉电时具有应急备份功能的一种半导体存储装置，以及基于该半导体存储装置的一种计算机系统。
技术介绍
随着半导体器件制程技术的不断发展，中央处理器(CPU)和内存(Memory)的线宽和频率大幅提升，传统的机械硬盘(HDD)的IO瓶颈问题越来越严重地制约计算机性能的提升，于是人们开始使用闪存(FLASH)代替HDD。闪存通常采用单层单元结构(Single-levelcell，SLC)或者多层单元结构(Multi-levelCell，MLC)。但是SLC型闪存的制造成本普遍较高，所以目前通常使用MLC型闪存，但是这种类型的闪存存在一定的使用寿命，通常为三千次左右。同时，由于DRAM是一种易失性存储器，因此当计算机掉电时，内存中临时存储的数据会消失；因此可将内存和闪存相结合成为一种非易失性内存(NVM，Non-volatileMemory)。当计算机正常供电时，NVM可利用其包含的内存(例如DRAM)快速地处理数据；当计算机正常关机或者意外掉电时，可将计算机操作系统中的元数据通过该NVM的内部总线保存至闪存中。元数据可以包括用于管理逻辑地址与物理地址之间的映射、劣块管理、损耗均衡、用于检测或校正数据错误的纠错码(“ECC”)数据、或者它们的任何组合的任何信息。元数据可以包括与用户数据一起由计算机中的文件系统所提供的数据，比如逻辑地址。这样，一般来说，元数据可以是关于或相关于用户数据的任何信息，或者是通常用于管理非易失性存储器的操作和存储单元的任何信息。但是，当计算在正常关机以及意外掉电的时，通常需要将电源状态数据通过控制芯片保存至闪存中。当计算机上电自检时，首先判断上次计算机关机是正常关机还是意外掉电，从而由控制芯片从闪存中读取电源状态数据读取并确定自检顺序，上述电源状态数据通常占用一页(Page)大小的存储空间，该页大小为4KB。由于任何数据在写入闪存时，首先需要先擦除某一Block(块数据)上的原有数据，并将需要写入的数据写入到擦除数据的Block中。通常，一个Block的大小为512KB(4KB*128)或者1024KB(4KB*256)，甚至更大。这样就导致了在计算机正常关机的使用情况下，需要向闪存频繁地写入电源状态数据，从而加剧了闪存的磨损，影响闪存使用寿命。同时，Ceph集群是目前最流行的开源分布式存储架构，其在一套基础架构中同时支持块存储、对象存储和文件存储，支持PB级的扩展能力，广泛应用于云计算环境中。然而，在固态存储介质(例如NAND存储器)的配置下，Ceph集群所体现的存储性能只有硬件极限性能的40％左右，因此极大地限制了计算机系统或者基于计算机系统所构建的云平台的存储能力，尤其是在读取大文件时存在一定的性能缺陷。
技术实现思路
本专利技术的目的在于公开一种半导体存储装置，用以在计算机在正常关机时避免频繁地向闪存中写入电源状态数据，用以提高半导体存储装置中闪存的使用寿命，并实现在异常断电时保存内存中的临时数据；同时本专利技术还揭示了一种计算机系统，用以缩短IO路径，提升CPU的IOPS，以提高Ceph集群的存储性能。为实现上述专利技术目的，本专利技术首先提供了一种半导体存储装置，所述半导体存储装置通过系统总线与主机相连，包括：易失性存储器、第一非易失性存储器、通过接口模块与主机通讯的存储控制器，所述存储控制器响应于所述主机的电源信号和控制信号，并择一地与所述易失性存储器或第一非易失性存储器进行数据存取操作；所述半导体存储装置还包括与所述存储控制器相连的第二非易失性存储器，所述存储控制器根据主机的电源信号，并以电源状态数据的形式保存至所述第二非易失性存储器，所述存储控制器与主机之间设置内核旁路模块。作为本专利技术的进一步改进，所述第二非易失性存储器为ReRAM、FRAM；所述第一非易失性存储器为NAND存储器、相变存储器。作为本专利技术的进一步改进，还包括电源管理模块以及与其连接备用储能装置，所述备用储能装置选自超级电容或者锂电池，所述电源管理模块与第一非易失性存储器、第二非易失性存储器、易失性存储器及存储控制器提供电源。作为本专利技术的进一步改进，所述接口模块基于PCI-e通讯协议或者I2C通讯协议与系统总线相互通信。作为本专利技术的进一步改进，所述第二非易失性存储器的容量不小于1MB。作为本专利技术的进一步改进，所述存储控制器基于FPGA芯片或者ASIC芯片平台，并采用Verilog或者VHDL编程技术所形成。作为本专利技术的进一步改进，所述内核旁路模块选自DPDK模块、SPDK模块或者RDMA模块。作为本专利技术的进一步改进，所述存储控制器配置MMAP接口，并通过所述MMAP接口与接口模块相通信。基于上述相同专利技术思想，本专利技术还揭示了一种计算机系统，其特征在于，包括：处理器，以及通过系统总线与主机相连的半导体存储装置；所述半导体存储装置包括易失性存储器、第一非易失性存储器、通过接口模块与主机通讯的存储控制器，所述存储控制器响应于所述主机的电源信号和控制信号，并择一地与所述易失性存储器或第一非易失性存储器进行数据存取操作；所述半导体存储装置还包括与所述存储控制器相连的第二非易失性存储器，存储控制器根据主机的电源信号以电源状态数据的形式保存至所述第二非易失性存储器，所述存储控制器与主机之间设置内核旁路模块。作为本专利技术的进一步改进，所述内核旁路模块选自DPDK模块、SPDK模块或者RDMA模块；所述存储控制器配置MMAP接口，并通过所述MMAP接口与接口模块相通信；所述第一非易失性存储器为NAND存储器、相变存储器；所述第二非易失性存储器为ReRAM、FRAM。与现有技术相比，本专利技术的有益效果是：在本专利技术中，可在计算机在正常关机时可将电源状态数据写入第二非易失性存储器中，避免频繁地向第一非易失性存储器中写入电源状态数据，从而显著地提高了半导体存储装置中第一非易失性存储器的使用寿命，实现了在异常断电时保存内存中的临时数据；同时，通过设置内核旁路模块，显著地缩短了IO路径，提升CPU的IOPS，从而显著地提高了基于该半导体存储装置所组建的Ceph集群的存储性能。附图说明图1为本专利技术一种半导体存储装置的结构图；图2为本专利技术一种半导体存储装置在一种变形例中的结构图；图3为本专利技术一种计算机系统的结构图；其中，说明书中的附图标记说明如下：100-半导体存储装置；200-计算机系统；101-控制器；102-第一非易失性存储器；103-易失性存储器；104-电源管理模块；105-第二非易失性存储器；106-外部电源；107-主机；109-内核旁路模块；108-接口模块；111-MMAP接口；112-系统总线；110-CPU(处理器)；118-物理网卡(NIC)；130-外网网络。具体实施方式下面结合附图所示的各实施方式对本专利技术进行详细说明，但应当说明的是，这些实施方式并非对本专利技术的限制，本领域普通技术人员根据这些实施方式所作的功能、方法、或者结构上的等效变换或替代，均属于本专利技术的保护范围之内。在详细阐述本专利技术各个实施例之前，对说明书具体实施例中的部分技术术语进行定义。术语“固态存储介质”与“非易失性存储器”具等同含义。术语“第一”、“第二”仅用于区分不同技本文档来自技高网...

【技术保护点】
1.一种半导体存储装置(100)，所述半导体存储装置(100)通过系统总线与主机(107)相连，其特征在于，包括：易失性存储器(103)、第一非易失性存储器(102)、通过接口模块(108)与主机(107)通讯的存储控制器(101)，所述存储控制器(101)响应于所述主机(107)的电源信号和控制信号，并择一地与所述易失性存储器(103)或第一非易失性存储器(102)进行数据存取操作；所述半导体存储装置(100)还包括与所述存储控制器(101)相连的第二非易失性存储器(105)，所述存储控制器(10)根据主机(107)的电源信号，并以电源状态数据的形式保存至所述第二非易失性存储器(105)，所述存储控制器(101)与主机(107)之间设置内核旁路模块(109)。

【技术特征摘要】
1.一种半导体存储装置(100)，所述半导体存储装置(100)通过系统总线与主机(107)相连，其特征在于，包括：易失性存储器(103)、第一非易失性存储器(102)、通过接口模块(108)与主机(107)通讯的存储控制器(101)，所述存储控制器(101)响应于所述主机(107)的电源信号和控制信号，并择一地与所述易失性存储器(103)或第一非易失性存储器(102)进行数据存取操作；所述半导体存储装置(100)还包括与所述存储控制器(101)相连的第二非易失性存储器(105)，所述存储控制器(10)根据主机(107)的电源信号，并以电源状态数据的形式保存至所述第二非易失性存储器(105)，所述存储控制器(101)与主机(107)之间设置内核旁路模块(109)。2.根据权利要求1所述的半导体存储装置，其特征在于，所述第二非易失性存储器(105)为ReRAM、FRAM；所述第一非易失性存储器(102)为NAND存储器、相变存储器。3.根据权利要求1所述的半导体存储装置，其特征在于，还包括电源管理模块(104)以及与其连接备用储能装置(106)，所述备用储能装置(106)选自超级电容或者锂电池，所述电源管理模块(104)与第一非易失性存储器(102)、第二非易失性存储器(105)、易失性存储器(103)及存储控制器(101)提供电源。4.根据权利要求1所述的半导体存储装置，其特征在于，所述接口模块(108)基于PCI-e通讯协议或者I2C通讯协议与系统总线相互通信。5.根据权利要求1或2所述的半导体存储装置，其特征在于，所述第二非易失性存储器(105)的容量不小于1MB。6.根据权利要求1至4中任一项所述的半导体存储装置，其特征在于，...

【专利技术属性】
技术研发人员：万胤岳，周介龙，
申请(专利权)人：无锡科技职业学院，
类型：发明
国别省市：江苏,32