【技术实现步骤摘要】
半导体封装件和包括其的半导体模块本申请要求于2017年12月14日在韩国知识产权局提交的第10-2017-0172576号韩国专利申请的优先权,该韩国专利申请的全部内容通过引用包含于此。
本专利技术构思涉及半导体装置,更具体地,涉及一种半导体封装件和一种包括其的半导体模块。
技术介绍
半导体封装件被广泛地用于诸如显示装置的高性能电子产品中。半导体封装件的性能是由显示装置提供的分辨率的关键因素。因此,需要展现高分辨率显示装置所要求的性能水平的半导体封装件。
技术实现思路
根据专利技术构思,提供了一种半导体封装件,该半导体封装件包括:半导体芯片;封装基底,具有安装有半导体芯片的顶表面和与顶表面背对的底表面;上金属图案层,位于封装基底的顶表面上,上金属图案层具有沿封装基底的顶表面的一部分延伸并且用于将外部电子装置电连接到半导体封装件的上连接区域,上金属图案层具有芯片连接区域,半导体芯片在芯片连接区域处电连接到上金属图案层;下金属图案层,位于封装基底的底表面上,下金属图案层具有沿封装基底的底表面的一部分延伸并且用于将另一外部电子装置电连接到半导体封装件的下连接区域;以及中间金属图案层,位于封装基底中并且将上金属图案层与下金属图案层电连接。上金属图案层包括多个第一金属图案,多个第一金属图案包括在封装基底的顶表面上沿长度方向延伸的引线。第一金属图案在芯片连接区域上设置为多个组。在第一金属图案的多个组中的每个组中,第一金属图案在与上金属图案层的引线延伸所沿的长度方向相交的方向上相对于彼此分隔开,而第一金属图案的多个组在上金属图案层的引线延伸所沿的长度方向上彼此偏移。中间金属 ...
【技术保护点】
1.一种半导体封装件,所述半导体封装件包括:半导体芯片;封装基底,具有安装有半导体芯片的顶表面和与顶表面背对的底表面;上金属图案层,位于封装基底的顶表面上,上金属图案层具有沿封装基底的顶表面的一部分延伸并且用于将外部电子装置电连接到半导体封装件的上连接区域,上金属图案层具有芯片连接区域,半导体芯片在芯片连接区域处电连接到上金属图案层;下金属图案层,位于封装基底的底表面上,下金属图案层具有沿封装基底的底表面的一部分延伸并且用于将另一外部电子装置电连接到半导体封装件的下连接区域;以及中间金属图案层,位于封装基底中并且将上金属图案层与下金属图案层电连接,其中,上金属图案层包括多个第一金属图案,所述多个第一金属图案包括在封装基底的顶表面上沿长度方向延伸的引线,第一金属图案在芯片连接区域上设置为多个组,在第一金属图案的所述多个组中的每个组中,第一金属图案在与上金属图案层的引线延伸所沿的长度方向相交的方向上相对于彼此分隔开,而第一金属图案的所述多个组在上金属图案层的引线延伸所沿的长度方向和与上金属图案层的引线延伸所沿的长度方向交叉的方向上彼此偏移,中间金属图案层包括多个第二金属图案,下金属图案层包 ...
【技术特征摘要】
2017.12.14 KR 10-2017-01725761.一种半导体封装件,所述半导体封装件包括:半导体芯片;封装基底,具有安装有半导体芯片的顶表面和与顶表面背对的底表面;上金属图案层,位于封装基底的顶表面上,上金属图案层具有沿封装基底的顶表面的一部分延伸并且用于将外部电子装置电连接到半导体封装件的上连接区域,上金属图案层具有芯片连接区域,半导体芯片在芯片连接区域处电连接到上金属图案层;下金属图案层,位于封装基底的底表面上,下金属图案层具有沿封装基底的底表面的一部分延伸并且用于将另一外部电子装置电连接到半导体封装件的下连接区域;以及中间金属图案层,位于封装基底中并且将上金属图案层与下金属图案层电连接,其中,上金属图案层包括多个第一金属图案,所述多个第一金属图案包括在封装基底的顶表面上沿长度方向延伸的引线,第一金属图案在芯片连接区域上设置为多个组,在第一金属图案的所述多个组中的每个组中,第一金属图案在与上金属图案层的引线延伸所沿的长度方向相交的方向上相对于彼此分隔开,而第一金属图案的所述多个组在上金属图案层的引线延伸所沿的长度方向和与上金属图案层的引线延伸所沿的长度方向交叉的方向上彼此偏移,中间金属图案层包括多个第二金属图案,下金属图案层包括多个第三金属图案,所述多个第三金属图案包括在封装基底的底表面上沿长度方向延伸的引线,第三金属图案在下连接区域上设置为多个组,在第三金属图案的所述多个组中的每个组中,第三金属图案在与下金属图案层的引线延伸所沿的长度方向相交的方向上相对于彼此分隔开,而第三金属图案的所述多个组在下金属图案层的引线延伸所沿的长度方向和与下金属图案层的引线延伸所沿的长度方向交叉的方向上彼此偏移。2.根据权利要求1所述的半导体封装件,其中,封装基底包括:第一柔性基底,包括设置有上金属图案层的顶表面和设置有中间金属图案层的底表面;以及第二柔性基底,包括与第一柔性基底的底表面面对的顶表面和设置有下金属图案层的底表面。3.根据权利要求1所述的半导体封装件,所述半导体封装件还包括置于半导体芯片与封装基底之间的多个连接端子,其中,连接端子包括:多个第一输出端子,在第一方向上布置;多个第二输出端子,在第一方向上布置,所述多个第二输出端子相对于所述多个第一输出端子在第一方向和第二方向上偏移,第二方向与第一方向相交;多个第三输出端子,在第一方向上布置,所述多个第三输出端子相对于所述多个第二输出端子在第一方向和第二方向上偏移;以及多个输入端子,在第一方向上布置,所述多个输入端子相对于所述多个第三输出端子在第二方向上偏移。4.根据权利要求3所述的半导体封装件,其中,上金属图案层的第一金属图案包括:多个第一外部金属图案,电连接到第一输出端子并构成第一金属图案的所述多个组中的第一组;多个第一中间金属图案,电连接到第二输出端子并构成第一金属图案的所述多个组中的第二组;多个第一内部金属图案,电连接到第三输出端子并构成第一金属图案的所述多个组中的第三组;以及多个输入金属图案,电连接到输入端子并构成第一金属图案的所述多个组中的第四组。5.根据权利要求4所述的半导体封装件,其中,输入金属图案包括构成上连接区域的外部引线。6.根据权利要求4所述的半导体封装件,其中,第一外部金属图案包括在远离上连接区域的方向上从第一输出端子下方沿长度方向延伸的引线,第一中间金属图案包括分别直接设置在第二输出端子下方的金属垫,第一内部金属图案包括在从第三输出端子下方朝向上连接区域的方向上沿长度方向延伸的引线,并且/或者第一内部金属图案包括直接设置在第三输出端子下方的金属垫。7.根据权利要求3所述的半导体封装件,其中,中间金属图案层的所述多个第二金属图案包括:多个第二外部金属图案,电连接到第一输出端子;多个第二中间金属图案,电连接到第二输出端子;以及多个第二内部金属图案,电连接到第三输出端子,其中,第二中间金属图案从第二输出端子下方延伸到朝向与下连接区域垂直对齐的区域的位置。8.根据权利要求3所述的半导体封装件,其中,下金属图案层的所述多个第三金属图案包括:多个第三外部金属图案,电连接到第一输出端子并构成第三金属图案的所述多个组中的第一组;多个第三中间金属图案,电连接到第二输出端子并构成第三金属图案的所述多个组中的第二组;以及多个第三内部金属图案,电连接到第三输出端子并构成第三金属图案的所述多个组中的第三组,其中,第三内部金属图案从第三输出端子下方延伸并构成下金属图案层的下连接区域。9.根据权利要求8所述的半导体封装件,其中,第三外部金属图案包括构成下连接区域的金属垫,第三中间金属图案包括构成下连接区域的金属垫,第三内部金属图案包括构成下连接区域的金属垫,第三外部金属图案的金属垫彼此分隔开地设置成行,第三中间金属图案的金属垫彼此分隔开地设置成行,第三内部金属图案的金属垫彼此分隔开地设置成行,在金属垫的每个所述行中,所述行中的金属垫在与下金属图案层的引线延伸所沿的长度方向相交的方向上彼此分隔开,而金属垫的多个所述行在下金属图案层的引线延伸所沿的长度方向上彼此分隔开。10.根据权利要求8所述的半导体封装件,其中,第三外部金属图案包括电连接到第一输出端子并构成下金属图案层的下连接区域的多个金属垫,第三中间金属图案包括电连接到第二输出端子并构成下金属图案层的下连接区域的多个金属垫,第三内部金属图案包括电连接到第三输出端子并构成下金属图案层的下连接区域的多个金属垫。11.根据权利要求1所述的半导体封装件,所述半导体封装件还包括:上金属过孔,垂直地延伸并电连接上金属图案层和中间金属图案层;以及下金属过孔,在中间金属图案层与下金属图案层之间垂直延伸并电连接中间金属图案层和下金属图案层。12.根据权利要求1所述的半导体封装件,所述半导体封装件还包括在封装基底的相对端部上的多个附加电子图案。13.根据权利要求12所述的半导体封装件,其中,上金属图案层、下金属图案层和中间金属图案层共同地朝向封装基底的相对端部延伸,所述多个附加电子图案中的每个附加电子图案与上金属图案层、下金属图案层和中间金属图案层中的一个是一体的。14.根据权利要求1所述的半导体封装件,所述半导体封装件还包括:上钝化层,位于封装基底的顶表面上并覆盖上金属图案层的一部分;以及下钝化层,位于封装基底的底表面上并覆盖下金属图案层的一部分,其中,上钝化层使上金属图案层的上连接区域暴露,下钝化层使下金属图案层的下连接区域暴露。15.一种半导体封装件,所述...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。