集成电路器件、形成对准测量图形的方法以及光掩模技术

本发明专利技术涉及一种集成电路器件、形成对准测量图形的方法以及光掩模。集成电路器件包括多个半导体层，该多个半导体层的至少一个半导体层具有对准测量图形，该对准测量图形包括多组标记，每组标记包括交替排列的凸条和凹槽，且每组标记在垂直于标记延伸方向的最外侧为凹槽。

Integrated Circuit Devices, Method of Forming Alignment Measurement Graphics and Photomask

The invention relates to an integrated circuit device, a method for forming alignment measurement patterns and a photomask. The integrated circuit device includes a plurality of semiconductor layers, and at least one of the semiconductor layers of the plurality of semiconductor layers has alignment measurement patterns, which include a plurality of groups of markers, each group of markers including alternately arranged bumps and grooves, and each group of markers is grooved at the outermost side perpendicular to the extension direction of the markers.

【技术实现步骤摘要】
集成电路器件、形成对准测量图形的方法以及光掩模
本专利技术涉及一种集成电路器件，尤其是涉及一种具有对准测量图形的集成电路器件、形成对准测量图形的方法以及光掩模。
技术介绍
半导体集成电路自诞生以来，经历了从小规模、中规模到大规模和超大规模集成的发展阶段，并日益成为现代科学技术中最为活跃的
之一。光刻作为半导体集成电路制造和生产过程中的一个重要工艺，是对半导体芯片表面的掩蔽物进行开孔，以进行杂质定域扩散的一种加工技术。光刻工艺利用了光刻胶在经过光化学反应后具有耐蚀性的特点，能够将光掩模上的光刻图形刻蚀到集成电路器件表面。通过调整光刻工艺中的各项参数，可以实现不同的光刻效果。常见的光刻工艺参数主要包括曝光能量(Energy)、聚焦平面(Focus)、对准精度(Overlay,OVL)、曝光设备的数值孔径(NumericalAperture,NA)以及曝光设备的光圈因子(Sigma)等。其中，曝光能量用于控制产品特征尺寸，聚焦平面用于控制产品特征尺寸的剖面形状，对准精度用于控制产品与前层的对准程度。随着半导体集成电路制造工艺的进步，集成电路线宽变得越来越小，对光刻过程中对准精度的要求也越来越高。在集成电路器件的制作过程中，需要用光刻机的对准系统(AlignmentSystem)对光掩模与集成电路器件进行对准。对准是通过在光掩模和集成电路器件上分别设置特定的对准测量图形来实现的。常用的对准测量图形即对准标记(mark)，又称为基准标记或指示，是置于光掩模和集成电路器件上用来确定它们的相对位置及方向的可见图形。例如，它们可以是光掩模或集成电路器件上的一根或多根线状标记。光掩模和集成电路器件的对准过程一般分为两步：首先是粗对准(coarsealignment)，然后进行精细对准(finealignment)。粗对准一般只需两个对准标记，精细对准则需使用多个对准标记。形成于集成电路器件上的对准测量图形的质量，直接影响到对准精度。因此期望持续提高对准测量图形的质量。
技术实现思路
本专利技术所要解决的技术问题是提供一种集成电路器件，可以提高集成电路器件的对准测量图形最外侧的图形轮廓质量。本专利技术为解决上述技术问题而采用的技术方案是提供一种集成电路器件，包括多个半导体层，所述多个半导体层的至少一个半导体层具有对准测量图形，所述对准测量图形包括多组标记，每组标记包括交替排列的凸条和凹槽，且每组标记在垂直于标记延伸方向的最外侧为凹槽。在本专利技术的一实施例中，所述最外侧的凹槽包括第一侧壁和与所述第一侧壁间隔相对的第二侧壁，所述第一侧壁为所述最外侧的凹槽与位于所述最外侧的凹槽内侧的凸条之间的界面。在本专利技术的一实施例中，相邻两组标记之间为凸台，所述第二侧壁为所述最外侧的凹槽与所述凸台之间的界面。在本专利技术的一实施例中，相邻两组标记之间相互平行。在本专利技术的一实施例中，每组标记在所述最外侧的凹槽的宽度大于与所述凹槽相邻的凸条的宽度。本专利技术的另一方面提供一种形成集成电路器件的对准测量图形的方法，包括以下步骤：形成半导体层，所述半导体层具有对准测量图形，所述对准测量图形包括多组标记，每组标记包括交替排列的凸条和凹槽，且每组标记在垂直于标记延伸方向的最外侧为凹槽。在本专利技术的一实施例中，所述最外侧的凹槽包括第一侧壁和与所述第一侧壁间隔相对的第二侧壁，所述第一侧壁为所述最外侧的凹槽与位于所述最外侧的凹槽内侧的凸条之间的界面。在本专利技术的一实施例中，相邻两组标记之间为凸台，所述第二侧壁为所述最外侧的凹槽与所述凸条之间的界面。在本专利技术的一实施例中，相邻两组标记之间相互平行。在本专利技术的一实施例中，每组标记在所述最外侧的凹槽的宽度大于与所述凹槽相邻的凸条的宽度。本专利技术的另一方面提供一种用于制造集成电路器件的光掩模，所述光掩模具有用于形成对准测量图形的掩模图形，所述掩模图形包括多组线条，每组线条包括交替排列的第一类型线条和第二类型线条，且每组线条在垂直于线条延伸方向的最外侧为第二类型线条，其中第一类型线条用于形成所述对准测量图形的凸条，所述第二类型线条用于形成所述对准测量图形的凹槽。在本专利技术的一实施例中，相邻两组线条之间为第一类型区域，所述第一类型区域用于形成所述对准测量图形的凸台。在本专利技术的一实施例中，相邻两组线条之间相互平行。在本专利技术的一实施例中，每组线条在所述最外侧的第二类型线条的宽度大于与所述第二类型线条相邻的第一类型线条的宽度。本专利技术提供的一种集成电路器件可以使集成电路器件表面形貌发生变化的区域的对准测量图形最外侧的图形轮廓相对光滑，有助于提高集成电路器件的对准精度。附图说明为让本专利技术的上述目的、特征和优点能更明显易懂，以下结合附图对本专利技术的具体实施方式作详细说明，其中：图1是一种集成电路器件的俯视结构图。图2是图1所示集成电路器件的对准测量图形的示意图。图3A是图2中的对准测量图形的局部放大示意图。图3B是图3A所示的对准测量图形的侧视图。图4是图3A中的对准标记的局部B的一个成像放大图。图5是图3A中的对准标记的局部B的另一个成像放大图。图6A是本专利技术一实施例的一种集成电路器件的对准测量图形的局部放大示意图。图6B是本专利技术一实施例的一种集成电路器件的对准测量图形的侧视图。图7是根据本专利技术一实施例的对准测量图形的局部成像放大图。图8是本专利技术一实施例的一种集成电路器件的光掩模图形的示意图。具体实施方式为让本专利技术的上述目的、特征和优点能更明显易懂，以下结合附图对本专利技术的具体实施方式作详细说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其它不同于在此描述的其它方式来实施，因此本专利技术不受下面公开的具体实施例的限制。如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。在详述本专利技术实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本专利技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。例如，如果翻转附图中的器件，则被描述为在其他元件或特征“下方”或“之下”或“下面”的元件的方向将改为在所述其他元件或特征的“上方”。因而，示例性的词语“下方”和“下面”能够包含上和下两个方向。器件也可能具有其他朝向(旋转90度或处于其他方向)，因此应相应地解释此处使用的空间关系描述词。此外，还将理解，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。在本申请的上下文中，所描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。应当理解，当一本文档来自技高网...

【技术保护点】
1.一种集成电路器件，包括多个半导体层，所述多个半导体层的至少一个半导体层具有对准测量图形，所述对准测量图形包括多组标记，每组标记包括交替排列的凸条和凹槽，且每组标记在垂直于标记延伸方向的最外侧为凹槽。

【技术特征摘要】
1.一种集成电路器件，包括多个半导体层，所述多个半导体层的至少一个半导体层具有对准测量图形，所述对准测量图形包括多组标记，每组标记包括交替排列的凸条和凹槽，且每组标记在垂直于标记延伸方向的最外侧为凹槽。2.如权利要求1所述的集成电路器件，其特征在于，所述最外侧的凹槽包括第一侧壁和与所述第一侧壁间隔相对的第二侧壁，所述第一侧壁为所述最外侧的凹槽与位于所述最外侧的凹槽内侧的凸条之间的界面。3.如权利要求2所述的集成电路器件，其特征在于，相邻两组标记之间为凸台，所述第二侧壁为所述最外侧的凹槽与所述凸台之间的界面。4.如权利要求1所述的集成电路器件，其特征在于，相邻两组标记之间相互平行。5.如权利要求1所述的集成电路器件，其特征在于，每组标记在所述最外侧的凹槽的宽度大于与所述凹槽相邻的凸条的宽度。6.一种形成集成电路器件的对准测量图形的方法，包括以下步骤：形成半导体层，所述半导体层具有对准测量图形，所述对准测量图形包括多组标记，每组标记包括交替排列的凸条和凹槽，且每组标记在垂直于标记延伸方向的最外侧为凹槽。7.如权利要求6所述的方法，其特征在于，所述最外侧的凹槽包括第一侧壁和与所述第一侧壁间隔相对的第二侧壁，...

【专利技术属性】
技术研发人员：江奇辉，冯耀斌，吴年丰，张鹏真，郭龙霞，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42