一种可调延时电路制造技术

发明专利技术属于集成电路技术领域，涉及一种可调延时电路。本发明专利技术的技术方案，相对于传统延时电路可以通过调延时控制信号来控制延时时间，而且增加了第一NMOS管MN1和第三PMOS管MP3组成的Vsel选择端口，该选择端口可以选择两种不同的延时模式，因此该电路很适合需要两种延时方案切换的电路。当Vsel端口施加高电平时，电路用下降沿延时；当Vsel端口施加低电平时，电路用上升沿延时。本发明专利技术的有益效果为，相对于传统延时电路，极大地提高了电路的灵活性；而且使得电路的延时功能更加精确。

【技术实现步骤摘要】
一种可调延时电路
专利技术属于集成电路
，涉及一种可调延时电路。
技术介绍
在半导体集成电路中，芯片内部不同信号经过不同的路径输入到同一个功能模块时，一般要求信号之间的同步或异步，否则会引起电路逻辑功能的紊乱。因此电路内经常涉及到信号的延时功能。集成电路芯片中典型的传统延时电路为一系列反相器的串联起来，这种延时电路虽然结构简单，但是因为过于简单，从而容易导致延时时间产生偏差，另外，这种电路的延时时间不可调，因此其灵活性十分有限，在一些需要延时时间可调的场合无能为力。
技术实现思路
本专利技术的目的，就是针对传统延时电路的缺陷，提出一种可以产生准确的延时信号，而且其延时时间可调的延时电路。本专利技术的技术方案是：一种可调延时电路，包括信号产生模块、RC延时模块和比较器；所述信号产生模块用于产生方波信号；其特征在于，所述RC延时模块由第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3构成；其中，第一PMOS管MP1的源级接电源VDD，其栅极接信号产生模块输出的第一信号Vin1；第二PMOS管MP2的源级接电源VDD，其栅级接第二延时控制信号Vcont2；第一NMOS管MN1的漏极接第一PMOS管MP1的漏极，第一NMOS管MN1的栅极接功能切换信号Vsel；第三PMOS管MP3的源极接第二PMOS管MP2的漏极，第三PMOS管MP3的栅极接功能切换信号Vsel；第二NMOS管MN2的漏极接第一NMOS管MN1的源极，第二NMOS管MN2的栅极接第一延时控制信号Vcont1，第二NMOS管MN2的源极接地VSS；第三NMOS管MN3的源极接第三PMOS管MP3的漏极，第三NMOS管MN3的栅极接信号产生模块输出的第二信号Vin2；第一PMOS管MP1漏极、第一NMOS管MN1漏极和第三PMOS管MP3漏极的连接点为RC延时模块的输出端；RC延时模块的输出端接比较器的一个输入端；比较器的另一个输入端接固定电压信号，比较器用于将输入端的两路信号进行比较从而产生延时的方波。本专利技术的技术方案，相对于传统延时电路可以通过调制Vcont1和Vcont2信号来控制延时时间，而且增加了第一NMOS管MN1和第三PMOS管MP3组成的Vsel选择端口，该选择端口可以选择两种不同的延时模式，因此该电路很适合需要两种延时方案切换的电路。当Vsel端口施加高电平时，电路用下降沿延；当Vsel端口施加低电平时，电路用上升沿延时。本专利技术的有益效果为，相对于传统延时电路，极大地提高了电路的灵活性；而且使得电路的延时功能更加精确。附图说明图1为本专利技术的电路框图；图2为本专利技术的电平位移电路的结构示意图；图3为本专利技术的右侧输出波形示意图。具体实施方式下面结合附图，详细描述本专利技术的技术方案：实施例1图1所示为本专利技术的电路框图结构。如图所示，本专利技术的电路框图主要包含三个部分，第一部分为信号产生电路，功能是产生需要的方波信号。第二部分为延时电路，也是本专利技术的核心，其主要功能为通过改变MOS管的导通状态来改变其电阻值，然后调整其波形上升和下降时间。而且在电路中设置了了两个选择开关，使其可以方便地实现两种延时方案的切换。第三部分为比较器电路，该部分的运作原理是把第二部分输入的信号与另外一路固定电压信号进行比较，从而产生延时的方波。本专利技术主要涉及第二部分，因此对第二部分的延时电路进行详细阐述。如图2所示，本专利技术的延时模块包括RC延时电路部分和功能切换电路部分。其中RC延时电路部分由第一PMOS管MP1，第二NMOS管MN2，第二PMOS管MP2，第三NMOS管MN3组成。而功能切换电路部分由第一NMOS管MN1，第三PMOS管MP3组成。如图3所示，当Vcont2设置为不同的值时，延时电路的的输出波形的变化示意图。本专利技术的工作原理介绍：方波信号产生电路：该电路的目的是产生所需要的方波信号，可以是控制电路或者其他功能电路。其中一路信号连接到延时电路Vin1端口，另一路连接到延时模块的Vin2端口。这两路信号一般不能同时工作，而是其中一路输出方波，另一路关闭。产生的方波信号的占空比等其他特性由其目的所决定。延时电路：延时电路为本专利技术的核心电路。该电路增加了第一NMOS管MN1和第三PMOS管MP3作功能切换作用。电路左右两边单独起作用，当Vsel端接高电平时，左边电路正常工作，此时延时功能是由调节下降沿实现的。当Vsel端接低电平时，右边电路正常工作，此时延时功能由调节上升沿实现的。因此本专利技术不仅可以实现延时而且可以实现不同延时功能的切换。由于左右两边电路功能结构类似，因此右边电路为例介绍电路的工作原理。右边电路由第二PMOS管MP2、第三PMOS管MP3和第三NMOS管MN3组成。如图所示，三个MOS管串联在一起。其中第三NMOS管MN3的栅极是方波信号输入端，也就是输入需要延时的方波信号。第二PMOS管MP2的栅极是延时信号控制端，通过调节MP2的栅极电压来调节延时时间。而第三NMOS管MN3的栅极是功能选择控制端，由MP3的栅极来控制由左边电路还是右边电路工作。MP3和MN3的漏端VO作为输出端口，输出信号到比较器。当Vsel端口是低电平时，第三PMOS管MP3导通，右边电路正常工作。现在介绍第三NMOS管MN3的方波信号一个完整周期输出型号的变化过程。假设第三NMOS管MN3的栅极Vin2一开始处于低电平，此时MN3不导通，但MN3的漏极与地之间存在电容，因此电容被充电到电源电压VDD。当Vin2变成高电平时，由于第三NMOS管MN3的宽长比非常大，MN3产生一个瞬间大电流，VO端电压瞬间被降到零电压。当Vin2变成低电平时，第三NMOS管MN3关断，第二PMOS管MP2开始给MN3的寄生电容充电，由于第二PMOS管MP3的电流非常小，为微安量级，因此电容上的电压缓慢上升。当调节第二PMOS管的充电电流时，电容上的电压上升速度发生变化，将其输入比较器与某个固定点位比较就可以实现信号的延时。综上所述，本专利技术所提出的CMOS延时电路相比于传统的延时电路可以实现不同延时方案之间的切换，而且通过设置Vcont1或Vcont2的值可以改变电容充电电流的大小，灵活的设定延时时间。这在一些需要可调延时的电路中比如半桥电路的驱动中有非常大的应用价值。本文档来自技高网...

【技术保护点】
一种可调延时电路，包括信号产生模块、RC延时模块和比较器；所述信号产生模块用于产生方波信号；其特征在于，所述RC延时模块由第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3构成；其中，第一PMOS管MP1的源级接电源VDD，其栅极接信号产生模块输出的第一信号Vin1；第二PMOS管MP2的源级接电源VDD，其栅级接第二延时控制信号Vcont2；第一NMOS管MN1的漏极接第一PMOS管MP1的漏极，第一NMOS管MN1的栅极接延时控制信号Vsel；第三PMOS管MP3的源极接第二PMOS管MP2的漏极，第三PMOS管MP3的栅极接延时控制信号Vsel；第二NMOS管MN2的漏极接第一NMOS管MN1的源极，第二NMOS管MN2的栅极接第一延时控制信号Vcont1，第二NMOS管MN2的源极接地VSS；第三NMOS管MN3的源极接第三PMOS管MP3的漏极，第三NMOS管MN3的栅极接信号产生模块输出的第二信号Vin2；第一PMOS管MP1漏极、第一NMOS管MN1漏极和第三PMOS管MP3漏极的连接点为RC延时模块的输出端；RC延时模块的输出端接比较器的一个输入端；比较器的另一个输入端接固定电压信号，比较器用于将输入端的两路信号进行比较从而产生延时的方波。...

【技术特征摘要】
1.一种可调延时电路，包括信号产生模块、RC延时模块和比较器；所述信号产生模块用于产生方波信号；其特征在于，所述RC延时模块由第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3构成；其中，第一PMOS管MP1的源级接电源VDD，其栅极接信号产生模块输出的第一信号Vin1；第二PMOS管MP2的源级接电源VDD，其栅级接第二延时控制信号Vcont2；第一NMOS管MN1的漏极接第一PMOS管MP1的漏极，第一NMOS管MN1的栅极接延时控制信号Vsel；第三PMOS管MP3的源极接第二PMOS管...

【专利技术属性】
技术研发人员：方健，王科竣，冯磊，陈智昕，刘振国，张波，杨健，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51