【技术实现步骤摘要】
本专利技术属于模拟集成电路，具体涉及一种输入电流均值采样电路。
技术介绍
1、在电源管理芯片中，比如buck电路，通常使用上下两个功率管控制功率电流的流向。最近某些新型的充电器芯片在输入和上功率管之间引入一个新的阻断功率管，其源极接输入电源且漏端接上功率管，在正常工作时这个功率管是常开的。该功率管的作用之一是利用自身体二极管阻断电池对输入电源的反灌，另一个作用是其与上功率管的中间节点可以引出去对芯片外部的电路供电。对于电源管理芯片而言，电流监控是必要的。因为电流过大可能会导致芯片被烧坏，所以电路都会采样电流信息同于电流限或者过流保护功能。传统的电流采样是通过在供电路径串接一个小电阻，然后将电阻两端的电压送到内部电路处理从而得到电流信息。这种方法不但会引入一个额外的引脚来将片外电阻的电压信息传回片内，同时会引入不必要的功率级损耗，导致转换效率降低。所以传统的串联电阻检测电流的方法既需要片外更多的元件，同时引入了额外的大功率损耗，不利于低功耗和小型化的应用。
技术实现思路
1、功率管可以采用多种形式的管子，本专利技术所述均是基于以nmos作为功率管的整流电路，本专利技术针对具有阻断功率管的应用场景，以及传统电流检测电路需要片外电阻以及需要额外的引脚的问题，提出一种无需在功率级中串接电阻的低功耗片内全集成输入电流均值采样电路，可用于电路的电流限制或者过流保护等方面的应用。
2、本专利技术的技术方案为：
3、所述输入电流采样电路包括第一采样高压nmos管、第二采样高
4、定义阻断功率管的源、漏、栅极电压分别为vin、pmid、vg，第一采样高压nmos管漏极连接vin，栅极接vg，源极接第一电阻的一端；第一pnp管和第二pnp管的发射极短接接到第一电阻的另一端并且通过第一电容连接到地，第一pnp管集电极连接到第一高压pmos管的源极，第二pnp管集电极通过第二高压pmos管连接到偏置电流ib，第一pnp管的基极连接第二pnp管的基极和集电极、第三pnp管的基极和集电极、第四pnp管的基极；第一高压pmos管漏极通过第三电阻连接到第一nmos管漏极，第二nmos管漏极连接到第一nmos管的源极并且第二nmos管源极接地；第一高压pmos管的栅极接第二高压pmos管的栅极和漏极、第三高压pmos管的栅极；第二采样高压nmos管的漏极连接pmid并且源极通过第二电阻连接到第三pnp管的发射极、第四pnp管的发射极、第二电容的一端，第二电容的另一端接地；第三pnp管的集电极通过第二高压pmos管连接到偏置电流ib，第四pnp管集电极通过第三高压pmos管连接到第三nmos管的漏极，第三nmos管的栅极接第一nmos管的栅极和第一高压pmos管漏极；第三高压pmos管和第三nmos管的连接点接第三电容的一端和第一pmos管的栅极，第三电容的另一端接地；第四nmos的漏极连接第三nmos管的源极并且第四nmos管的源极接地，第四nmos管的栅极接第二nmos管的栅极和第一nmos管的漏极；第三高压nmos管的漏极连接第一采样高压nmos管的源极，第三高压nmos的源极连接到第一pmos管的源极，第三高压nmos管的栅极接外部使能信号；第一pmos管的漏极通过采样电阻rs连接到地，并且第一pmos管的漏极通过第四电阻输出采样电压vs，第四电容的一端通过第四电阻接第一pmos管的漏极，另一端接地。
5、本专利技术的有益效果为：本专利技术采用全片内的采样方式，并且无需在功率通路上串接采样电阻，有效的避免了传统采样电路引入的额外的大功耗以及需要额外的引脚，从而实现适合于低功耗和小型化应用的输入电流采样。
本文档来自技高网...【技术保护点】
1.一种输入电流均值采样电路，用于具有阻断功率管的buck电路，其特征在于，包括第一采样高压NMOS管、第二采样高压NMOS管、第三高压NMOS管、第一电阻、第二电阻、第三电阻、第四电阻、采样电阻RS、第一电容、第二电容、第三电容、第四电容、第一PNP管、第二PNP管、第三PNP管、第四PNP管、第一高压PMOS管、第二高压PMOS管、第三高压PMOS管、偏置电流IB、第一PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管；
【技术特征摘要】
1.一种输入电流均值采样电路，用于具有阻断功率管的buck电路，其特征在于，包括第一采样高压nmos管、第二采样高压nmos管、第三高压nmos管、第一电阻、第二电阻、第三电阻、第四电阻、采样电阻rs、第一电容、第二电容、第三...
【专利技术属性】
技术研发人员：周泽坤，王世东，王诗远，娄建理，王卓，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。