The present application discloses a semiconductor structure, a manufacturing method and a semiconductor device. The semiconductor structure includes: a semiconductor substrate; an epitaxy layer, the first doping type, located on the first surface of the semiconductor substrate; a well region, the second doping type, located on the epitaxy layer, the doping concentration in the well region is greater than that in the epitaxy layer, and the second doping type and the first doping type. On the contrary, the doping region, which is the first type of doping, extends from the well region to the epitaxial layer, thus limiting at least one well island in the well region; and the isolation layer, at least partially located between the well region and the doping region, is used to separate the well region from the doping region, where the doping region receives control voltage, and when the control voltage satisfies a specific range, an inverted trench with the well region is formed in each well region island. In the channel area, the channel area is close to the isolation layer and contacts with the epitaxy layer. Thus, the concentration of epitaxy layer, which was the former factor determining the breakdown voltage of PN junction, was changed into the concentration of well zone, and then the breakdown voltage of PN junction was changed.
【技术实现步骤摘要】
半导体结构及其制造方法与半导体器件
本公开涉及半导体器件制造领域，更具体地，涉及一种半导体结构及其制造方法与半导体器件。
技术介绍
众所周知，PN结是分立器件或者集成电路制造中的基本结构单元。一个制作良好的PN结拥有极好的开关特性，或稳压特性。随着应用的不同也衍生出诸如PIN管、TVS管、开关管、整流管等多种分立器件。在集成电路中经常用来制作隔离、基极、发射极、源漏极等等多种功能区。一个PN结的反向电压是稳定的，PN结的反向击穿电压受势垒区或者空间电荷区的宽度影响，因此一个PN结的击穿电压往往受浓度较低的那一侧影响更大。例如一个浓度较高的N型硅和浓度较低的P型硅烧结在一起，势垒区将在P型硅一侧获得更大的展宽，因此这个PN结的击穿电压将由P型来决定。若低浓度一侧的掺杂浓度不再发生改变，PN结的击穿电压也将趋于稳定。在制作PN结时，PN结两侧的浓度高低已经确定，因此该PN结的击穿电压是固定的，然而，在某些特定场合，需要不同的击穿电压满足应用需求。
技术实现思路
有鉴于此，本公开提供了一种半导体结构及其制造方法与半导体器件，通过掺杂区接收控制电压，当控制电压满足特定范围时，每个阱区岛中形成与阱区反型的沟道区，从而将之前决定PN结击穿电压的因素——外延层浓度，变成了阱区浓度，进而改变了PN结的击穿电压。根据本公开的第一方面，提供了一种半导体结构，包括：半导体衬底；外延层，为第一掺杂类型，位于所述半导体衬底的第一表面上；阱区，为第二掺杂类型，位于所述外延层上，所述阱区的掺杂浓度大于所述外延层的掺杂浓度，所述第二掺杂类型与所述第一掺杂类型相反；掺杂区，为第一掺杂类型，自所...
【技术保护点】
1.一种半导体结构，其特征在于，包括：半导体衬底；外延层，为第一掺杂类型，位于所述半导体衬底的第一表面上；阱区，为第二掺杂类型，位于所述外延层上，所述阱区的掺杂浓度大于所述外延层的掺杂浓度，所述第二掺杂类型与所述第一掺杂类型相反；掺杂区，为第一掺杂类型，自所述阱区延伸至所述外延层中，从而在所述阱区中限定出至少一个阱区岛；以及隔离层，至少部分位于所述阱区与所述掺杂区之间，用于分隔所述阱区与所述掺杂区，其中，所述掺杂区接收控制电压，当所述控制电压满足特定范围时，每个所述阱区岛中形成与所述阱区反型的沟道区，所述沟道区靠近所述隔离层且与所述外延层接触。
【技术特征摘要】
1.一种半导体结构，其特征在于，包括：半导体衬底；外延层，为第一掺杂类型，位于所述半导体衬底的第一表面上；阱区，为第二掺杂类型，位于所述外延层上，所述阱区的掺杂浓度大于所述外延层的掺杂浓度，所述第二掺杂类型与所述第一掺杂类型相反；掺杂区，为第一掺杂类型，自所述阱区延伸至所述外延层中，从而在所述阱区中限定出至少一个阱区岛；以及隔离层，至少部分位于所述阱区与所述掺杂区之间，用于分隔所述阱区与所述掺杂区，其中，所述掺杂区接收控制电压，当所述控制电压满足特定范围时，每个所述阱区岛中形成与所述阱区反型的沟道区，所述沟道区靠近所述隔离层且与所述外延层接触。2.根据权利要求1所述的半导体结构，其特征在于，还包括：第一电极，与所述半导体衬底和/或所述外延层电连接；第二电极，与所述阱区电连接；以及第三电极，与所述掺杂区电连接以提供所述控制电压。3.根据权利要求2所述的半导体结构，其特征在于，所述隔离层的至少部分位于所述掺杂区与所述外延层之间，用于使所述外延层与所述掺杂区电隔离。4.根据权利要求3所述的半导体结构，其特征在于，所述第一电极位于所述半导体衬底的第二表面上，所述半导体衬底的第二表面与所述第一表面相对。5.根据权利要求3所述的半导体结构，其特征在于，还包括绝缘层，覆盖所述阱区、所述掺杂区以及所述隔离层。6.根据权利要求3所述的半导体结构，其特征在于，所述第二电极与第三电极位于所述绝缘层上，所述半导体结构还包括：第一电连接结构，贯穿所述绝缘层并延伸至所述阱区中，所述第一电连接结构与所述第二电极电相连；以及第二电连接结构，贯穿所述绝缘层并延伸至所述掺杂区中，所述第二电连接结构与所述第三电极电相连。7.根据权利要求1所述的半导体结构，其特征在于，当所述控制电压满足所述特定范围时，所述沟道区的多数载流子浓度随所述控制电压变化且高于所述阱区的多数载流子浓度。8.根据权利要求1所述的半导体结构，其特征在于，所述掺杂区包括第一掺杂类型的多晶硅。9.根据权利要求1所述的半导体结构，其特征在于，所述掺杂区的掺杂浓度大于所述外延层的掺杂浓度。10.根据权利要求1所述的半导体结构，其特征在于，所述衬底为第一掺杂类型，且掺杂浓度大于所述外延层的掺杂浓度。11.根据权利要求1-10任一所述的半导体结构，其特征在于，所述第一掺杂类型选自P型掺杂与N型掺杂中的一种，所述第二掺杂类型选自P型掺杂与N型掺杂中的另一种。12.一种半导体器件，其特征在于，包括：多个如权利要求2至11任一项所述的半导体结构，其中，所述多个半导体结构呈阵列排布。13.根据权利要求12所述的半导体器件，其特征在于，所述多个半导体结构的所述第一电极相连，所述多个半导体结构的所述第二电极相连。14.根据权利要求13所述的半导体器件，其特征在于，所述多个半导体结构共用同一所述衬底，从而共用所述第一电极。15.根据权利要求13所述的半导...
【专利技术属性】
技术研发人员：周源，张小麟，李静怡，王超，张志文，朱林迪，牛玉玮，郭艳华，
申请(专利权)人：北京燕东微电子科技有限公司，
类型：发明
国别省市：北京,11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。