半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供基底，包括单元存储器区和内容可寻址存储器区；在基底上形成栅极结构，包括隧穿氧化层以及位于隧穿氧化层上的浮置栅层；在单元存储器区栅极结构两侧的基底内形成第一源漏掺杂区；在内容可寻址存储器区栅极结构两侧的基底内形成第二源漏掺杂区，第二源漏掺杂区的掺杂浓度小于第一源漏掺杂区的掺杂浓度。通过降低第二源漏掺杂区的掺杂浓度，以提高内容可寻址存储器的初始阈值电压，相应使得浮置栅层在本征态时所具有的电子增多，因此可以改善陷阱辅助隧穿效应，从而提高内容可寻址存储器的数据保存能力；此外，第一源漏掺杂区的掺杂浓度不受影响，从而使单元存储器区的性能不受影响。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
目前，快闪存储器(Flash)，又称为闪存，已经成为非挥发性存储器的主流。根据结构不同，闪存可分为或非闪存(NorFlash)和与非闪存(NANDFlash)两种。闪存的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。其中，NANDFlash不仅包括单元(Cell)存储器，还包括内容可寻址存储器(ContentAddressableMemory，CAM)。内容可寻址存储器是一种特殊存储器，可在单次运算中搜索整个存储器，所以在搜索应用中，内容可寻址存储器比普通存储器的速度更快。内容可寻址存储器的快速搜索特性使得内容可寻址存储器特别适用于如网络设备、CPU(CenterProcessingUnit，中央处理器)、DSP(DigitalSignalProcessor，数字信号处理器)和视频硬编解码等应用。但是，现有
技术实现思路
可寻址存储器的性能有待提高。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其形成方法，提高内容可寻址存储器的性能。为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：提供基底，所述基底包括单元存储器区和内容可寻址存储器区；在所述基底上形成栅极结构，所述栅极结构包括隧穿氧化层以及位于所述隧穿氧化层上的浮置栅层；在所述单元存储器区栅极结构两侧的基底内形成第一源漏掺杂区；在所述内容可寻址存储器区栅极结构两侧的基底内形成第二源漏掺杂区，所述第二源漏掺杂区的掺杂浓度小于所述第一源漏掺杂区的掺杂浓度。可选的，采用第一源漏注入工艺形成所述第一源漏掺杂区，采用第二源漏注入工艺形成所述第二源漏掺杂区，所述第二源漏注入工艺的注入剂量小于所述第一源漏注入工艺的注入剂量。可选的，形成所述第一源漏掺杂区的步骤包括：在所述内容可寻址存储器区的基底上形成第一图形层，所述第一图形层还覆盖所述内容可寻址存储器区的栅极结构；以所述第一图形层为掩膜，对所述单元存储器区栅极结构两侧的基底进行第一源漏注入工艺；在所述第一源漏注入工艺后，去除所述第一图形层。可选的，所述第一源漏注入工艺的参数包括：注入离子包括为P离子、As离子和Sb离子中的一种或多种，注入能量为10Kev至20Kev，注入剂量为7E12原子每平方厘米至1.2E13原子每平方厘米。可选的，形成所述第二源漏掺杂区的步骤包括：在所述单元存储器区的基底上形成第二图形层，所述第二图形层还覆盖所述单元存储器区的栅极结构；以所述第二图形层为掩膜，对所述内容可寻址存储器区栅极结构两侧的基底进行第二源漏注入工艺；在所述第二源漏注入工艺后，去除所述第二图形层。可选的，所述第二源漏注入工艺的参数包括：掺杂离子包括为P离子、As离子和Sb离子中的一种或多种，注入能量为10Kev至20Kev，注入剂量为5E12原子每平方厘米至1E13原子每平方厘米。可选的，形成所述第一源漏掺杂区的步骤包括：在所述单元存储器区栅极结构两侧的基底内形成第一凹槽；在所述第一凹槽中形成第一半导体层，且在形成所述第一半导体层的过程中原位自掺杂离子；或者，形成所述第一源漏掺杂区的步骤包括：在所述单元存储器区栅极结构两侧的基底内形成第一凹槽；在所述第一凹槽中形成第一半导体层；对所述第一半导体层掺杂离子。可选的，形成所述第二源漏掺杂区的步骤包括：在所述内容可寻址存储器区栅极结构两侧的基底内形成第二凹槽；在所述第二凹槽中形成第二半导体层，且在形成所述第二半导体层的过程中原位自掺杂离子，所述第二半导体层的掺杂浓度小于所述第一半导体层的掺杂浓度；或者，形成所述第二源漏掺杂区的步骤包括：在所述内容可寻址存储器区栅极结构两侧的基底内形成第二凹槽；在所述第二凹槽中形成第二半导体层；对所述第二半导体层掺杂离子，所述第二半导体层的掺杂浓度小于所述第一半导体层的掺杂浓度。可选的，所述第一半导体层的材料为Si或SiC，所述第一半导体层中的掺杂离子为N型离子，所述N型离子包括为P离子、As离子和Sb离子中的一种或多种；所述第一半导体层的材料为Si或SiC，所述第一半导体层中的掺杂离子为N型离子，所述N型离子包括为P离子、As离子和Sb离子中的一种或多种。可选的，在形成所述第一源漏掺杂区之后，形成所述第二源漏掺杂区；或者，在形成所述第二源漏掺杂区之后，形成所述第一源漏掺杂区。可选的，在所述基底上形成栅极结构的步骤中，所述栅极结构还包括：位于所述浮置栅层上的栅介质层，以及位于所述栅介质层上的控制栅层。相应的，本专利技术还提供一种半导体结构，包括：基底，所述基底包括单元存储器区和内容可寻址存储器区；栅极结构，位于所述基底上，所述栅极结构包括隧穿氧化层以及位于所述隧穿氧化层上的浮置栅层；第一源漏掺杂区，位于所述单元存储器区栅极结构两侧的基底内；第二源漏掺杂区，位于所述内容可寻址存储器区栅极结构两侧的基底内，所述第二源漏掺杂区的掺杂浓度小于所述第一源漏掺杂区的掺杂浓度。可选的，所述第一源漏掺杂区的掺杂离子包括为P离子、As离子和Sb离子中的一种或多种。可选的，所述第二源漏掺杂区的掺杂离子包括为P离子、As离子和Sb离子中的一种或多种。可选的，所述栅极结构还包括：位于所述浮置栅层上的栅介质层，以及位于所述栅介质层上的控制栅层。可选的，所述第一源漏掺杂区的材料为具有掺杂离子的第一半导体材料，所述第二源漏掺杂区为具有掺杂离子的第二半导体材料。可选的，所述第一半导体材料为Si或SiC，所述第一半导体材料中的掺杂离子包括为P离子、As离子和Sb离子中的一种或多种；所述第二半导体材料为Si或SiC，所述第二半导体材料中的掺杂离子包括为P离子、As离子和Sb离子中的一种或多种。与现有技术相比，本专利技术的技术方案具有以下优点：分别在所述单元存储器区栅极结构两侧的基底内形成第一源漏掺杂区、在所述内容可寻址存储器区栅极结构两侧的基底内形成第二源漏掺杂区，且所述第二源漏掺杂区的掺杂浓度小于所述第一源漏掺杂区的掺杂浓度；与第一源漏掺杂区和第二源漏掺杂区的掺杂浓度相同的方案相比，通过降低第二源漏掺杂区的掺杂浓度，以提高内容可寻址存储器的初始阈值电压(InitialVt)，相应使得浮置栅层(FloatingGate，FG)在本征态时所具有的电子增多；因此在编程(Program)时，对于相同的编程电压，所述浮置栅层所需捕获的电子减少，相应可以减少编程造成的隧穿氧化层(TunnelOxide)中的陷阱电荷，即可以改善陷阱辅助隧穿(Trap-assistedTunneling，TAT)效应，从而改善器件漏电流问题，改善所述内容可寻址存储器的阈值电压特性，进而提高所述内容可寻址存储器的数据保存(DataRetention)能力，使得所述内容可寻址存储器的性能得到提升；而且，在编程后，所述浮置栅层中存储的电子数减少，相应还能够改善由其他效应所引起的所述浮置栅层电子流失问题，有利于进一步提高所述内容可寻址存储器的数据保存能力；此外，通过分别形成第一源漏掺杂区和第二源漏掺杂区，能够使第一源漏掺杂区的掺杂浓度不受影响，从而使单元存储器区的性能不受影响。附图说明图1是一种内容可寻址存储器本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底包括单元存储器区和内容可寻址存储器区；在所述基底上形成栅极结构，所述栅极结构包括隧穿氧化层以及位于所述隧穿氧化层上的浮置栅层；在所述单元存储器区栅极结构两侧的基底内形成第一源漏掺杂区；在所述内容可寻址存储器区栅极结构两侧的基底内形成第二源漏掺杂区，所述第二源漏掺杂区的掺杂浓度小于所述第一源漏掺杂区的掺杂浓度。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底包括单元存储器区和内容可寻址存储器区；在所述基底上形成栅极结构，所述栅极结构包括隧穿氧化层以及位于所述隧穿氧化层上的浮置栅层；在所述单元存储器区栅极结构两侧的基底内形成第一源漏掺杂区；在所述内容可寻址存储器区栅极结构两侧的基底内形成第二源漏掺杂区，所述第二源漏掺杂区的掺杂浓度小于所述第一源漏掺杂区的掺杂浓度。2.如权利要求1所述的半导体结构的形成方法，其特征在于，采用第一源漏注入工艺形成所述第一源漏掺杂区，采用第二源漏注入工艺形成所述第二源漏掺杂区，所述第二源漏注入工艺的注入剂量小于所述第一源漏注入工艺的注入剂量。3.如权利要求1或2所述的半导体结构的形成方法，其特征在于，形成所述第一源漏掺杂区的步骤包括：在所述内容可寻址存储器区的基底上形成第一图形层，所述第一图形层还覆盖所述内容可寻址存储器区的栅极结构；以所述第一图形层为掩膜，对所述单元存储器区栅极结构两侧的基底进行第一源漏注入工艺；在所述第一源漏注入工艺后，去除所述第一图形层。4.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第一源漏注入工艺的参数包括：注入离子包括为P离子、As离子和Sb离子中的一种或多种，注入能量为10Kev至20Kev，注入剂量为7E12原子每平方厘米至1.2E13原子每平方厘米。5.如权利要求1或2所述的半导体结构的形成方法，其特征在于，形成所述第二源漏掺杂区的步骤包括：在所述单元存储器区的基底上形成第二图形层，所述第二图形层还覆盖所述单元存储器区的栅极结构；以所述第二图形层为掩膜，对所述内容可寻址存储器区栅极结构两侧的基底进行第二源漏注入工艺；在所述第二源漏注入工艺后，去除所述第二图形层。6.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第二源漏注入工艺的参数包括：掺杂离子包括为P离子、As离子和Sb离子中的一种或多种，注入能量为10Kev至20Kev，注入剂量为5E12原子每平方厘米至1E13原子每平方厘米。7.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一源漏掺杂区的步骤包括：在所述单元存储器区栅极结构两侧的基底内形成第一凹槽；在所述第一凹槽中形成第一半导体层，且在形成所述第一半导体层的过程中原位自掺杂离子；或者，形成所述第一源漏掺杂区的步骤包括：在所述单元存储器区栅极结构两侧的基底内形成第一凹槽；在所述第一凹槽中形成第一半导体层；对所述第一半导体层掺杂离子。8.如权利要求7所述的半导体结构的形成方法，其特征在于，形成所述第二源漏掺杂区的步骤包括：在所述内容可寻址存储器区栅极结构两侧的基底内形成第二...

【专利技术属性】
技术研发人员：张璐，查源卿，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31