3D存储器件的制造方法技术

公开了一种3D存储器件的制造方法，包括：提供半导体结构，所述半导体结构包括核心区域和辅助区域；刻蚀所述半导体结构以在核心区域形成沟道孔，在辅助区域形成虚拟孔和/或沟槽；在所述虚拟孔以及所述沟槽的底部形成氧化物层；在所述沟道孔的底部形成外延层。本发明专利技术实施例在辅助区域的虚拟孔和/或沟槽内形成氧化物层，在核心区域的沟道孔内形成外延层，解决由于在辅助区域形成外延层带来的外延层不均匀以及电流泄漏等问题。

【技术实现步骤摘要】
3D存储器件的制造方法
本专利技术涉及存储器
，特别涉及3D存储器件及其制造方法。
技术介绍
存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D存储器件)。3D存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。3D存储器件包括形成存储单元的核心区域和形成外围结构的辅助区域。在3D存储器件，例如3DNAND闪存中，需要再核心区域的沟道孔底部形成外延层。在这过程中，在一些辅助区域，例如台阶区域(StairStep，SS)的虚拟孔(DummyHole)和贯穿阵列接触(ThroughArrayContact，TAC)区屏障(barrier)中的沟槽(Trench)底部也是开放的，因此会一并在例如虚拟孔(DummyHole)和沟槽底部形成外延层。在虚拟孔以及TAC屏障处的沟槽与沟道孔的直径以及高度不同，导致外延层不均匀以及电流泄漏等问题。
技术实现思路
鉴于上述问题，本专利技术的目的在于提供一种3D存储器件的本文档来自技高网...

【技术保护点】
1.一种3D存储器件的制造方法，包括：提供半导体结构，所述半导体结构包括核心区域和辅助区域；刻蚀所述半导体结构以在核心区域形成沟道孔，在辅助区域形成虚拟孔和/或沟槽；在所述虚拟孔以及所述沟槽的底部形成氧化物层；在所述沟道孔的底部形成外延层。

【技术特征摘要】
1.一种3D存储器件的制造方法，包括：提供半导体结构，所述半导体结构包括核心区域和辅助区域；刻蚀所述半导体结构以在核心区域形成沟道孔，在辅助区域形成虚拟孔和/或沟槽；在所述虚拟孔以及所述沟槽的底部形成氧化物层；在所述沟道孔的底部形成外延层。2.根据权利要求1所述的制造方法，其中，在所述沟道孔的底部形成外延层之后还包括：在所述沟道孔、虚拟孔以及沟槽内依次形成阻挡绝缘层、电荷俘获层、隧穿绝缘层、沟道层以及介电质层。3.根据权利要求1所述的制造方法，其中，所述辅助区域包括台阶区域和/或贯穿阵列接触区域。4.根据权利要求1所述的制造方法，其中，在所述虚拟孔以及所述沟槽的底部形成氧化物层时，所述沟道孔是封闭的。5.根据权利要求2所述的制造方法，其中，在所述虚拟孔以及所述沟槽的底部形成氧化物层之前还包括：在所述半导体结构上形成封闭层以封闭所述沟道孔、所述虚拟孔和/或沟槽；在所述封闭层上覆盖第二硬掩膜层；刻蚀所述第二硬掩膜层和位于所述辅助区域的封闭层以暴露出所述虚拟孔和/或沟槽。6.根据权利要求5所述的制造方法，其中，在所述沟道孔的底部形成外延层之前还包括：去除位于所述核心区域的封闭层以暴露出所述沟道孔。7.根据权利要求1所述的制造方法，其中，在所述沟道孔的底部形成外延层时，所述虚拟孔以及所述沟槽是封闭的。8.根据权...

【专利技术属性】
技术研发人员：肖莉红，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42