半导体封装制造技术

本发明专利技术实施例提供一种半导体封装。所述半导体封装包括封装衬底、光子集成电路、激光管芯、电子集成电路、及第一重布线结构。所述封装衬底包括连接件。所述光子集成电路设置在所述封装衬底之上。所述激光管芯在光学上耦合到所述光子集成电路。所述电子集成电路设置在所述封装衬底之上。所述第一重布线结构设置在所述封装衬底之上，其中所述电子集成电路通过所述第一重布线结构电连接到所述光子集成电路。

Semiconductor Packaging

The embodiment of the present invention provides a semiconductor package. The semiconductor package comprises a packaging substrate, a photonic integrated circuit, a laser tube core, an electronic integrated circuit and a first multiple wiring structure. The packaging substrate includes a connector. The photonic integrated circuit is arranged on the packaging substrate. The laser tube core is optically coupled to the photonic integrated circuit. The electronic integrated circuit is arranged on the packaging substrate. The first heavy wiring structure is arranged on the packaging substrate, and the electronic integrated circuit is electrically connected to the photonic integrated circuit through the first heavy wiring structure.

【技术实现步骤摘要】
半导体封装
本专利技术实施例涉及一种半导体封装。
技术介绍
光学信号可用于两个装置之间的高速且安全的数据传输。在一些应用中，能够进行光学数据传输的装置包括具有用于传输及/或接收光学信号的激光管芯(laserdie)的至少一个集成电路(integratedcircuit，IC)(或“芯片”)。此外，装置通常具有一个或多个其他光学组件或电组件、用于传输光学信号的波导(waveguide)、及例如印刷电路板(printedcircuitboard)的衬底等支撑件(support)，所述支撑件上安装有配备有激光管芯及所述一个或多个其他组件的芯片。已研究出用于在衬底上安装配备有激光管芯的芯片的各种方式。
技术实现思路
根据本专利技术的实施例，一种半导体封装包括封装衬底、光子集成电路、激光管芯、电子集成电路、及第一重布线结构。所述封装衬底包括连接件。所述光子集成电路设置在所述封装衬底之上。所述激光管芯在光学上耦合到所述光子集成电路。所述电子集成电路设置在所述封装衬底之上。所述第一重布线结构设置在所述封装衬底之上，其中所述电子集成电路通过所述第一重布线结构电连接到所述光子集成电路。附图说明结合附图阅读以下详细说明，会最好地理解本专利技术的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。图1A到图1D是根据本专利技术一些示例性实施例的光子集成电路(photonicintegratedcircuit)(“PIC”)的制造方法中的各种阶段的示意性剖视图。图2A到图2D是根据本专利技术一些示例性实施例的光子集成电路的制造方法中的各种阶段的示意性俯视图。图3A到图3F是根据本专利技术一些示例性实施例的半导体封装的制造方法中的各种阶段的示意性剖视图。图4A到图4F是根据本专利技术一些示例性实施例的半导体封装的制造方法中的各种阶段的示意性剖视图。图5A到图5D是根据本专利技术一些示例性实施例的半导体封装的制造方法中的各种阶段的示意性剖视图。图6A到图6F是根据本专利技术一些示例性实施例的半导体封装的制造方法中的各种阶段的示意性剖视图。图7A到图7D是根据本专利技术一些示例性实施例的半导体封装的制造方法中的各种阶段的示意性剖视图。图8A到图8F是根据本专利技术一些示例性实施例的在半导体封装的制造方法中的各种阶段的示意性剖视图。具体实施方式以下公开内容提供用于实作所提供主题的不同特征的许多不同的实施例或实例。以下阐述组件及排列的具体实例以简化本专利技术。当然，这些仅为实例且不旨在进行限制。举例来说，以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征及第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征、进而使得所述第一特征与所述第二特征可能不直接接触的实施例。另外，本公开内容可能在各种实例中重复使用参考编号及/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。此外，为易于说明，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或处于其他取向)且本文中所用的空间相对性描述语可同样相应地进行解释。另外，为易于说明，本文中可能使用例如“第一(first)”、“第二(second)”、“第三(third)”、“第四(fourth)”等用语来阐述与图中所示者相似或不同的一个或多个元件或特征，且可根据呈现次序或本说明的上下文来可互换地使用所述用语。还可包括其他特征及工艺。举例来说，可包括测试结构，以帮助对三维(3D)封装或三维集成电路(3DIC)装置进行验证测试。测试结构可包括例如在重布线层中或衬底上形成的测试垫，所述测试垫使得能够对三维封装或三维集成电路进行测试、对探针(probe)及/或探针卡(probecard)进行使用等。可对中间结构及最终结构执行验证测试。另外，本文中所公开的结构及方法可结合包括对已知良好管芯的中间验证的测试方法一起使用，以提高良率(yield)及降低成本。图1A到图1D是根据本专利技术一些示例性实施例的光子集成电路(“PIC”)的制造方法中的各种阶段的示意性剖视图。图2A到图2D是根据本专利技术一些示例性实施例的光子集成电路的制造方法中的各种阶段的示意性俯视图。参照图1A及图2A，在衬底102之上形成光学调制器(opticalmodulator)110及波导112。在一些实施例中，衬底102是块状硅衬底(bulksiliconsubstrate)，然而，可使用其他衬底材料来适应具体情况。在一些实施例中，在衬底102之上形成隐埋氧化物层(buriedoxidelayer)104以形成绝缘体上硅(SilicononInsulator，SOI)结构，且在隐埋氧化物层104之上形成光学调制器110及波导112。在一些实施例中，在波导112之间设置包覆层(claddinglayer)106。在一些实施例中，光学调制器110及波导112的材料为硅、SiON、或其他适合的材料。在一些实施例中，举例来说，光学调制器110与波导112并排设置在衬底102之上，且光学调制器110被设置成与衬底102的边缘相邻。参照图1B及图2B，在衬底102之上形成通孔(via)116。在一些实施例中，通孔116的材料可为金属，例如铝、铜、金、其组合、或其他适合的材料。接着，在衬底102之上形成保护层118，在保护层118中设置通孔116，且在波导112之上设置保护层118。在一些实施例中，保护层118的材料为氧化硅、氮化硅、例如经碳掺杂的氧化物等低介电常数介电材料(low-kdielectricmaterial)、例如经多孔碳掺杂的二氧化硅等超低介电常数介电材料(extremelylow-kdielectricmaterial)、其组合、或其他适合的材料。在一些实施例中，形成保护层118的方法包括沉积工艺，例如化学气相沉积工艺(chemicalvapordepositionprocess)或其他适合的沉积工艺。参照图1C及图2C，将保护层118图案化以在保护层118的边缘处形成开口118a。在一些实施例中，开口118a暴露出波导112的与光学调制器110相对地设置且与光学调制器110远离的一部分。在一些实施例中，在保护层118中界定开口118a以使得激光管芯能够传输及/或接收光学信号。形成开口118a的方法包括蚀刻工艺(etchprocess)。参照图1D及图2D，接着，在开口118a中形成光学介质波导(opticaldielectricwaveguide)122，以形成光子集成电路130。在一些实施例中，光学介质波导122的材料包括例如旋涂玻璃(spin-onglass，SOG)等玻璃、硅、氧化硅、光刻胶、环氧树脂(epoxy)、例如聚甲基丙烯酸甲酯(polymethylmethacrylate)、聚氨酯(polyurethane)或聚酰亚本文档来自技高网...

【技术保护点】
1.一种半导体封装，其特征在于，包括：封装衬底，包括连接件；光子集成电路，设置在所述封装衬底之上；激光管芯，在光学上耦合到所述光子集成电路；电子集成电路，设置在所述封装衬底之上；以及第一重布线结构，设置在所述封装衬底之上，其中所述电子集成电路通过所述第一重布线结构电连接到所述光子集成电路。

【技术特征摘要】
2017.07.27 US 15/660,9721.一种半导体封装，其特征在于，包括：封装衬底，包括连接件；光子集成电路，设置在所述封装衬底之上...

【专利技术属性】
技术研发人员：王垂堂，谢政宪，夏兴国，余振华，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71