芯片测试方法技术

本发明专利技术公开了一种芯片测试方法，首先，在一层氧化膜上形成一个或者多个标准尺寸及厚度的pad，然后去除氧化膜，使pad掉落，利用静电探针将pad拾起并保存。测试时，利用静电针把pad放置于需要的地方，利用FIB将pad固定，并将pad于需要测试的信号线连接起来。测试完成之后，利用FIB切断pad与信号线的连接，使用静电针将pad回收保存，以便下次再用。本方法可以节省淀积pad的时间，pad还能反复利用，节约了时间成本和材料成本。

【技术实现步骤摘要】
芯片测试方法
本专利技术涉及半导体器件制造与测试领域，特别是指一种芯片测试方法。
技术介绍
当需要获取芯片中某一金属线上的波形时，须用FIB对芯片进行线路修改，将信号引出，再用Pt淀积出一个pad，便于probe及测量，如图1所示，是利用Pt淀积的pad的显微照片，图中下方的大面积矩形为pad。传统的做法：每引出一个信号，就要使用FIB的Pt淀积功能，相应地淀积出一个pad用于探针的接触，pad的大小一般为：30um×30um×1um左右，每个pad的淀积时间一般为一个小时左右。当需要淀积多个pad时，就需要耗费大量时间以及FIB的Pt原料，时间成本和材料成本都很高。
技术实现思路
本专利技术所要解决的技术问题在于提供一种芯片测试方法。为解决上述问题，本专利技术所述的一种芯片测试方法，首先，在一层氧化膜上形成一个或者多个标准尺寸及厚度的pad，然后去除氧化膜，使pad掉落，利用静电探针将pad拾起并保存。进一步地，所述的pad尺寸根据测试需要来确定，或者是制备各种不同尺寸大小的pad予以保存，在测试时根据实际需要选择合适尺寸的pad来使用。进一步地，采用湿法腐蚀的方法去除氧化膜，pad由于失去载体而掉落。进一步地，所述的pad材质为Al，或者W，或者Pt。进一步地，利用静电针把pad放置于需要的地方，利用FIB将pad固定，并将pad于需要测试的信号线连接起来。进一步地，测试完成之后，利用FIB切断pad与信号线的连接，使用静电针将pad回收保存，以便下次再用。本专利技术所述的芯片测试方法，可以节省淀积pad的时间，pad还能反复利用，节约了时间成本和材料成本。附图说明图1是利用淀积pt金属pad然后进行FIB连线的测试图。图2是本专利技术在氧化膜上淀积形成金属pad的示意图。图3是本专利技术利用形成的金属pad进行FIB连线并测试的示意图。图4是本专利技术测试完成之后切断连线将pad回收保存的示意图。具体实施方式本专利技术所述的一种芯片测试方法，首先，在一层氧化膜上形成一个或者多个标准尺寸及厚度的pad，比如长×宽×厚度为30μm×30μm×1μm。如图2所示，图中在氧化膜上一次制作了多个pad。具体根据测试需要来确定，或者是制备各种不同尺寸大小的pad予以保存，在测试时根据实际需要选择合适尺寸的pad来使用。pad材质为Al，或者W，或者Pt。然后，采用湿法腐蚀的方法去除氧化膜，pad由于失去载体而掉落。利用静电探针将pad拾起并保存。在测试的时候，利用静电针把pad放置于需要的地方，如图3所示，利用FIB将pad固定，并将pad于需要测试的信号线连接起来。然后使用测试探针打在pad上，输入测试信号进行正常的芯片测试。测试完成之后，利用FIB切断pad与信号线的连接，使用静电针将pad回收保存，以便下次再用。本方法可以节省淀积pad的时间，pad还能反复利用，节约了时间成本和材料成本。以上仅为本专利技术的优选实施例，并不用于限定本专利技术。对于本领域的技术人员来说，本专利技术可以有各种更改和变化。凡在本专利技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本专利技术的保护范围之内。本文档来自技高网...

【技术保护点】
1.一种芯片测试方法，其特征在于：首先，在一层氧化膜上形成一个或者多个标准尺寸及厚度的pad，然后去除氧化膜，使pad掉落，利用静电探针将pad拾起并保存。

【技术特征摘要】
1.一种芯片测试方法，其特征在于：首先，在一层氧化膜上形成一个或者多个标准尺寸及厚度的pad，然后去除氧化膜，使pad掉落，利用静电探针将pad拾起并保存。2.如权利要求1所述的芯片测试方法，其特征在于：所述的pad尺寸根据测试需要来确定，或者是制备各种不同尺寸大小的pad予以保存，在测试时根据实际需要选择合适尺寸的pad来使用。3.如权利要求1所述的芯片测试方法，其特征在于：采用湿法腐蚀的方法去除氧化膜，...

【专利技术属性】
技术研发人员：周琛杰，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31