移位寄存器电路用于存储用于测试集成电路核心的指令数据。移位寄存器电路包括多个级，每个级包括：串行输入（ｓｉ）和串行输出（ｓｏ），以及包括移位寄存器电路的一个并行输出端的并行输出（ｗｉｒ＿ｏｕｔｐｕｔ）。第一移位寄存器存储元件（３２）用于存储从串行输入（ｓｉ）接收到的信号，并把信号以扫锚链操作模式传输给串行输出（ｓｏ）。第二并行寄存器存储元件（３８）用于存储来自第一移位寄存器存储单元（３２）的信号，并把信号以更新操作模式传输给并行输出（ｗｉｒ＿ｏｕｔｐｕｔ）。该级还包括反馈路径（４０），以测试操作模式向第一移位寄存器存储单元（３２）提供并行输出（ｗｉｒ＿ｏｕｔｐｕｔ）的反转版本。该配置保证每个移位寄存器级的测试都使用现有控制线。具体地，反转信号可以计时以通过移位寄存器存储单元和并行寄存器存储单元传播，并且监测输出的最终版本以表明反转信号通过传播所述电路。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术概括地涉及半导体集成电路测试，以及具体地涉及一种核心 测试方法和设备。
技术介绍
一种用于半导体集成电路(IC)测试的常见测试技术是扫描测试技术。该技术根本地是在器件封装的引脚使用一种测试模式(术语为"矢 量")并且依赖于器件时钟速度监测特定时间的输出响应。 一组测试矢量 用于使能够确定测试下的器件行为。这些矢量设计用于允许检测器件中 的制造缺陷。随着集成电路中使用晶体管数量的增加，能够重新使用集成电路设 计的能力变得越来越重要。一个关于重新使用设计功能(术语为"核心") 的重要问题是无需重构测试方法而能测试这些核心的能力，以便能够实现测试重新使用和设计重新使用。带有多个功能核心的系统上芯片(SoC) 电路的测试也越来越成为一种挑战。在解决这些问题以前，成立了 IEEE P1500工作组，发展了一种核 心解决方案以方便测试集成以及测试重新使用。该标准已经作为IEEE STD 1500被采用，并且提供了一种标准接口和一套限定核心与核心外逻 辑之间界限的规则。该接口称为为"封装器"，允许带有最少信号核心的 隔离测试，信号必须在系统芯片结构外发送。封装器包括针对核心的每 个功能输入和功能输出所谓的"封装器单元"。图1示出了 IEEE STD1500封装器的基本布局。核心1由封装器2 围绕，后者作为所有外部信号与核心之间的接口。封装器具有位于核心 功能输入(FI) /输出(F0)与封装器功能输入/输出之间的封装器边界 寄存器(WBR)。核心终端如图4所示，其中一些是功能输入， 一些是功能输出。标准规定核心1由单向终端限定。箭头6示意地表示了封装边 界寄存器作为外部功能输入和输出与核心功能输入和输出之间的接口。封装器边界寄存器WBR包括一系列单元8，每个单元与核心的单独 功能输入或输出相连。这些单元配置进入扫描链，提供所需的测试矢量 以控制核心功能输入或者移出核心功能输出上存在的结果。因此WBR担 负单元通过向核心功能输入和输出提供选定的测试矢量以实质上实现扫 描测试技术。封装器2具有封装器串行输入(WSI)和封装器串行输出(WSO)， 它们与指令寄存器(称为封装器指令寄存器(WIR)以及封装器边界寄存 器(WBR))通信。封装器边界寄存器WBR控制且观察功能核心的端口 4。响应于提供 给封装器指令寄存器WIR的指令来配置WBR的单元8，并且封装器指令 寄存器实质上控制测试过程。具体地，配置WIR和WBR以响应于表示"选择"、"俘获"、"移位" 以及"更新"命令的控制信号来操作。移位包括靠近测试输出的WBR存储位置中数据的推进(同时也包括 WIR或其他寄存器中数据的推进)。因此，移位命令加载具有所需测试矢 量的WBR单元。俘获包括将WBR功能输入或输出上存在的数据存储进WBR单元。 更新包括使用附加更新存储沅江将数据存储在WBR单元移位存储元 件中。转移包括数据向WBR单元移位存储元件中的移动。 尽管图l没有示出，封装器接收封装器俘获信号(CaptureWR)、封 装器移位信号(ShiftWR)以及更新封装器信号(UpdateWR)形式的信号。 此外，封装器由封装器时钟信号(WRCK)、封装器复位信号(WRSTN)以 及指令寄存器选择信号(SelectWIR)控制。封装器指令寄存器(WIR)用于将封装器配置于所需操作模式中， 由移位至WIR的指令确定。该指令的长度可以在几十或几百位，并且能 够限定不同的测试和诊断的操作模式。WIR附加电路(未示出)用于说 明所加载的WIR指令，并且向控制与核心互动的WBR提供合适的控制信号。封装器使用与加载指令数据相同的串行输入来加载串行测试矢量，该矢量移位至WBR单元，而SelectWIR信号确定使用哪种操作模式。因此，WIR解码所加载的指令，然后控制封装器边界寄存器WBR执 行专用控制。WIR电路接收上述CaptureWR、 ShiftWR、 UpdateWR、时钟 信号WRCK、复位信号WRSTN和SelectWIR等信号。封装器指令寄存器还可以控制封装器旁路寄存器(WBY)，旁路寄存 器可以操作用于通过封装器串行输入(WSI)至封装器串行输出(WSO) 而不与核心发生任何相互作用。这是响应WIR指令。此外，外部测试可 以由WIR控制以提供核心的外部可控性和可观测性，并且该测试把封装 器边界寄存器WBR与封装器串行输入和输出(WSI和WSO)相连接。这样 使得能够实现将客户专用数据加载至WBR单元。封装器指令寄存器从封装器串行控制(WSC)输入中接收其控制输入。上述终端来自串行端口。封装器还可以具有并行端口，如图l所示 的并行输入端口 PI和并行输出端口 PO。本专利技术具体涉及封装器指令寄存器的测试。通常使用所谓的"移位 /阴影(shift/shadow)"寄存器实现WIR。这种类型寄存器的基本结构 由串行移位寄存器和并行更新寄存器组成。这两个顺序层的优势是在串 行移位寄存器中加载一套新的测试模式条件(测试矢量)的同时，保持 并行更新寄存器中测试模式条件(指令数据)的能力。由于寄存器集成 为系统上芯片的一部分，因此也必须测试这些寄存器。
技术实现思路
根据本专利技术，提供了一种移位寄存器电路，用于存储用于测试集成电路核心的指令数据，所述移位寄存器电路包括多个级，每一级包括串行输入和串行输出；并行输出，包括移位寄存器电路的一个并行输出端； 第一移位寄存器存储元件，用于存储从串行输入接收到的信号，并 以扫描链操作模式将所述信号提供给串行输出；以及第二并行寄存器存储元件，用于存储来自第一移位寄存器存储元件 的信号，并以更新操作模式将所述信号提供给并行输出，其中，所述级还包括反馈路径，用于以测试操作模式向第一移位寄存器存储元件提供并行输出的反转版本(inverted version)。这种配置使得能够使用现有控制线来实现每个移位寄存器级的测 试。具体地，可以对反转信号计时以通过移位寄存器存储以及和并行寄 存器存储以及传播，并且监测输出的最终反转以表明反转信号以及传播 通过电路。该移位寄存器电路可以包括封装器指令寄存器，用于嵌入式核心测 试结构，例如封装器指令寄存器用于IEEE STD 1500嵌入式核心测试结构。优选地，第一移位寄存器存储元件包括第一触发器(32)，而第二 并行寄存器存储元件包括第二触发器(38)。每个优选级也包括由移位使能信号、更新使能信号和测试使能信号 控制的多路复用器。可以用IEEE STD 1500封装器结构的俘获命令实现测试使能信号。优选地，各级呈链状连接在一起，除了最后一级外，每一级的串行 输出与下一级的串行输入相连。本专利技术还提供了一种IEEE STD 1500封装器，它包括本专利技术的封装 器指令寄存器、封装器边界寄存器以及封装器旁路寄存器的。本专利技术还提供了一种集成电路，它包括电路核心和本专利技术的IEEE STD 1500封装器。本专利技术还提供了一种测试移位寄存器电路的方法，所述移位寄存器 电路用于存储用于测试集成电路核心的指令数据，所述移位寄存器电路 包括多个级，所述方法包括对每个级的并行寄存器存储元件复位以提供已知输出；反转已知输出，将反转输出与每个级的串行寄存器存储元件的输入 相连；提供来自移位寄存器的串行输出，并且监测所述输出以测试各级。本文档来自技高网...
【技术保护点】
一种移位寄存器电路，用于存储用于测试集成电路核心的指令数据，所述移位寄存器电路包括多个级，每个级包括：串行输入（ｓｉ）和串行输出（ｓｏ）；并行输出（ｗｉｒ＿ｏｕｔｐｕｔ），包括移位寄存器电路的一个并行输出端；第一移位 寄存器存储元件（３２），用于存储从串行输入（ｓｉ）接收到的信号，并以扫描链操作模式将所述信号提供给串行输出（ｓｏ）；以及第二并行寄存器存储元件（３８），用于存储来自第一移位寄存器存储元件（３２）的信号，并以更新操作模式将所述信号提供 给并行输出（ｗｉｒ＿ｏｕｔｐｕｔ），其中，所述级还包括反馈路径（４０），用于以测试操作模式向第一移位寄存器存储元件（３２）提供并行输出（ｗｉｒ＿ｏｕｔｐｕｔ）的反转版本。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：汤姆瓦叶尔斯，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。