IC测试方法及设备技术

一种测试电路，具有限定在并行输入（ｗｐｉ［０］…ｗｐｉ［Ｎ－１］）与各自的并行输出（ｗｐｏ［０］…ｗｐｏ［Ｎ－１］）之间的多个扫描链段（６２、６４、６０）。扫描链段包括移位寄存器电路的单元组（６０）、核心扫描链部分（６２）、绕过核心扫描链部分（６２）的第一旁路路径以及绕过移位寄存器电路单元组（６０）的第二旁路路径。这一结构使得能够将数据并行地加载至核心扫描链，或者加载至移位寄存器（ＷＢＲ）。此外，每个扫描链段还具有串联的锁存元件（８０），这可提供附加的测试能力。特别是，当进行内部或外部方式测试时，数据在锁存元件（８０）之间的移位能用来测试旁路路径。因此，这种测试能成为单次ＡＴＰＧ过程的一部分。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般地涉及半导体集成电路测试，特别是涉及一种核心测试 方法和设备。
技术介绍
一种用于半导体集成电路(IC)测试的常规测试技术是扫描测试技术。该技术实质上包含将一种测试模式(称为"向量")施加于器件封装 的引脚，并且依赖于器件的时钟速度监测特定时间的输出响应。 一组测 试向量用于使得能够确定测试中的器件的行为。这些向量被设计成能够 检测出器件中的制造缺陷。随着集成电路中使用的晶体管数量的增加，能够重复使用集成电路 设计的能力变得越来越重要。 一个关于重复使用设计功能(称为"核心") 的重要问题是无需重建测试方法而测试这些核心的能力，从而能够实现 测试的重复使用以及设计的重复使用。具有多个功能核心的系统级芯片(soc)电路的测试，也越来越成为一种挑战。在解决这些问题之前，成立了 IEEE 1500工作组，发展了一种核心级 解决方案以方便测试集成化以及测试的重复使用。该标准现已作为正EE STD 1500被采用，并且提供了一种标准接口和一套限定核心与核心外逻 辑之间边界的规则。该边界称为"封装器"，允许以最少的必须在系统级 芯片结构外部发送的信号进行核心的隔离测试。封装器包括本文档来自技高网...

【技术保护点】
一种测试电路，用于测试集成电路核心或集成电路核心外部的电路，所述测试电路包括：移位寄存器电路，包括多个单元用于传送测试信号，所述单元设置成多个串联的单元组；串行输入和串行输出，用于与移位寄存器电路的输入和输出连接；多 个并行输入和输出，其中并行输入用于将测试信号传送至集成电路核心，以便对核心进行测试，其中，限定多个扫描链段，每个扫描链段位于并行输入与各自的并行输出之间，扫描链段各包括移位寄存器电路的单元组、核心扫描链部分、绕过核心扫描链部分的第一 旁路路径以及绕过移位寄存器电路单元组的第二旁路路径，其中，每个扫描链段还包括与单元组及核...

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：汤姆瓦叶尔斯，理查德莫雷，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]