IC测试方法和装置制造方法及图纸

提供一种测试包括多个核心的集成电路的方法，至少两个核心具有不同频率的、不同的相关联的第一和第二时钟信号。采用定时在测试频率（ＴＣＫ）下的定时扫描链提供测试信号。在时钟电路复位信号（ｃｌｏｃｋｄｉｖ＿ｒｓｔ）中提供转变，触发时钟分频电路（４４）工作，该时钟分频电路（４４）从集成电路的内部时钟（４０）获取第一和第二时钟信号（ｃｌｋ＿ｘｘ、ｃｌｋ＿ｙｙ、ｃｌｋ＿ｚｚ）。因此第一和第二时钟信号开始于实质上相同的时间，并且在测试模式期间被用于集成电路的测试。测试之后，采用定时在测试频率（ＴＣＫ）下的定时扫描链输出测试结果。还提供定时硬件，并且这提供了全速测试，使得能够在用于移位模式的相对较慢测试仪驱动时钟和用于测试模式的由片上ＰＬＬ和分频电路产生的较快时钟之间动态（ｏｎ　ｔｈｅ　ｆｌｙ）切换。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术通常涉及半导体集成电路的测试，特别涉及包括集成测试电路系统，如BIST(内建自测试)电路系统的集成电路。
技术介绍
半导体集成电路(IC)测试的一种通用测试技术是扫描测试技术。 这基本上包括在器件封装的管脚中启动测试图形(称为"向量")和在取 决于该器件的时钟速度的特定时间监测输出响应。使用一组测试向量以 使接收测试的器件的行为能够被确定。这些向量被设计成使得能够检测 到器件中的制造缺陷。自动测试图形发生器(ATPG)用于产生上述向量，并提供固定型 故障(stuck-at faults)、转变故障和路径延迟故障的测试图形。数字系统 测试，如集成电路的核心逻辑系统，典型地通过装载测试图形到系统的 可扫描存储元件中，启动系统中的测试数据，在正常模式中运行系统一 个或更多系统时钟的时钟周期，并捕获系统对测试激励(test stimulus) 的响应来进行。从系统中提取测试响应，并与系统依照设计运行时应当 已经获得的响应相比较。测试图形的扫描在所谓的"移位周期"(shift cycle)中实现，而测试系统响应的系统操作在所谓的"正常模式周期"中 实现。为了改善单个电路的测试范围本文档来自技高网...

【技术保护点】
一种测试包括多个核心的集成电路的方法，至少两个核心具有不同频率的、不同的相关联的第一和第二时钟信号，该方法包括：　在第一扫描模式期间，采用定时在测试频率（ＴＣＫ）下的定时扫描链为电路提供测试信号；　结束第一扫描模式；　随后在时钟电路复位信号（ｃｌｏｃｋｄｉｖ＿ｒｓｔ）中提供转变；　采用在时钟电路复位信号（ｃｌｏｃｋｄｉｖ＿ｒｓｔ）中的转变触发时钟分频电路（４４）的操作，时钟分频电路（４４）从集成电路的内部时钟（４０）获取第一和第二时钟信号（ｃｌｋ＿ｘｘ、ｃｌｋ＿ｙｙ、ｃｌｋ＿ｚｚ），使得第一和第二时钟信号开始于实质上相同的时间；　在测试模式期间，执行集成电路的测试，所述至少两个核心采用从第一和...

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：汤姆瓦叶尔斯，约翰C梅尔勒韦德，戴维P普里斯，诺贝特斯科曼，吕迪格佐尔巴赫，埃尔韦弗勒里，约瑟夫R珀尔斯，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]