A three dimensional NAND memory device including a word line drive device located on or above the substrate; an alternate stacked word line and insulation layer above the line driver device; extending through a plurality of memory stacked structures of the alternating stack, each memory stack structure including a memory film and a vertical semiconductor. Channels; and through-memory hierarchical through-hole structures that couple word lines in the first memory block to the word line driver device. The through memory layer through hole structure extends through the memory layer through hole area between the ladder region of the first memory block and the other memory block.
【技术实现步骤摘要】
【国外来华专利技术】用于三维存储器器件的贯穿存储器层级通孔结构相关申请的交叉引用本申请要求于以下申请的优先权：2015年12月22日提交的美国临时申请序列号62/271210；2016年9月19日提交的美国非临时申请序列号15/269041；2016年9月19日提交的美国非临时申请序列号15/269112号；2016年9月19日提交的美国非临时申请序列号15/269294；2016年9月19日提交的美国非临时申请序列号15/269946以及2016年9月19日提交的美国非临时申请序列号15/269017，上述申请的全部内容通过引用并入本文。
本公开总体涉及半导体器件领域，具体涉及三维非易失性存储器器件，比如垂直NAND串和其他三维器件，及其制造方法。
技术介绍
近来，已经提出了使用有时被称为比特成本可缩放(BiCS)体系结构的三维(3D)堆叠存储器堆叠结构的超高密度存储器器件。举例来说，3DNAND堆叠存储器器件可由绝缘材料与间隔件材料层的交替堆叠的阵列形成，所述绝缘材料与间隔件材料层形成为导电层或用导电层代替。存储器开口通过交替堆叠形成，并且填充有存储器堆叠结构，每个存储器堆叠结构包括垂直堆叠的存储器元件和垂直半导体通道。包括交替堆叠和存储器堆叠结构的存储器层级组件形成在衬底上。导电层可以用作3DNAND堆叠存储器器件的字线，覆盖存储器堆叠结构阵列的位线可以连接到垂直半导体沟道的漏极端。随着三维存储器器件缩小到更小的器件尺寸，外围器件的器件面积占据了整个芯片面积的很大一部分。因此，期望在不显著增加总芯片尺寸的情况下提供各种外围器件(例如字线驱动器电路)的方法。此外，存储器堆...
【技术保护点】
1.一种三维NAND存储器器件，包括：位于衬底上或上方的字线驱动器装置；位于所述字线驱动器装置上方的字线和绝缘层的交替堆叠；延伸穿过所述交替堆叠的多个存储器堆叠结构，每个存储器堆叠结构包括存储器膜和垂直半导体沟道；以及贯穿存储器层级通孔结构，其将第一存储器块中的字线电耦合到所述字线驱动器装置；其中，所述贯穿存储器层级通孔结构延伸穿过位于所述第一存储器块的阶梯区域和另一存储器块的阶梯区域之间的贯穿存储器层级通孔区域。
【技术特征摘要】
【国外来华专利技术】2015.12.22 US 62/271,210;2016.09.19 US 15/269,041;1.一种三维NAND存储器器件，包括：位于衬底上或上方的字线驱动器装置；位于所述字线驱动器装置上方的字线和绝缘层的交替堆叠；延伸穿过所述交替堆叠的多个存储器堆叠结构，每个存储器堆叠结构包括存储器膜和垂直半导体沟道；以及贯穿存储器层级通孔结构，其将第一存储器块中的字线电耦合到所述字线驱动器装置；其中，所述贯穿存储器层级通孔结构延伸穿过位于所述第一存储器块的阶梯区域和另一存储器块的阶梯区域之间的贯穿存储器层级通孔区域。2.根据权利要求1所述的器件，其中，所述贯穿存储器层级通孔结构延伸穿过位于所述贯穿存储器层级通孔区域中的电介质填充材料部分。3.根据权利要求1所述的器件，其中，字线和绝缘层的所述交替堆叠和所述多个存储器堆叠结构位于所述字线驱动器装置上方。4.根据权利要求2所述的器件，其中，所述字线驱动器装置位于位于所述贯穿存储器层级通孔区域中的电介质填充材料部分的下方。5.根据权利要求1所述的器件，其中，所述贯穿存储器层级通孔结构延伸穿过位于所述贯穿存储器层级通孔区域中的至少一个第二交替堆叠。6.根据权利要求5所述的器件，其中：所述至少一个第二交替堆叠包括电介质间隔件层和所述绝缘层的第二部分的交替层，并且所述电介质间隔件层中的每一个位于与相应字线相同的层级；并且所述至少一个第二交替堆叠至少部分地由绝缘深沟沟槽结构围绕。7.根据权利要求1所述的器件，其中：所述贯穿存储器层级通孔结构延伸穿过延伸到所述贯穿存储器层级通孔区域中的字线和绝缘层的交替堆叠；并且至少一个贯穿存储器层级通孔结构中的每一个通过相应的绝缘衬垫与所述字线横向电隔离。8.根据权利要求1所述的器件，还包括：字线接触通孔结构，其延伸穿过覆盖所述第一存储器块的阶梯区域并且接触所述第一存储器块中的字线的电介质材料部分；和上层级金属互连结构，其使得相应成对的字线接触通孔结构和贯穿存储器层级通孔结构电短路，其中，所述上层级金属互连结构覆盖所述交替堆叠，并且跨越所述第一存储器块和电介质填充材料部分。9.根据权利要求8所述的器件，其中，所述贯穿存储器层级通孔区域位于存储器阵列区域的第一端处的第二存储器块中，并且其中，没有字线接触通孔结构位于存储器阵列区域的第一端处的第二存储器块中的贯穿存储器层级通孔区域中。10.根据权利要求9所述的器件，还包括：在存储器阵列区域的第二端处的第二存储器块中的第二阶梯区域；和第二字线接触通孔结构，其延伸穿过覆盖所述第二存储器块的阶梯区域并且接触所述第二存储器块中的字线的电介质材料部分。11.根据权利要求1所述的器件，其中，所述第一存储器块的阶梯区域和另一存储器块的阶梯区域在相同的对角线方向上上升。12.一种半导体结构，包括：存储器层级组件，其位于半导体衬底之上并包括至少一个交替堆叠和垂直延伸穿过所述至少一个交替堆叠的存储器堆叠结构，其中，所述至少一个交替堆叠包括相应绝缘层和相应导电层的交替层；多个横向伸长的接触通孔结构，其垂直延伸穿过所述存储器层级组件，沿着第一水平方向横向延伸，并且将所述至少一个交替堆叠横向分成多个横向间隔开的块，其中，所述多个块包括一组三个相邻块，其依次包括沿着垂直于所述第一水平方向的第二水平方向布置的第一块、第二块和第三块；以及贯穿存储器层级通孔区域，其位于邻近所述第二块的纵向端部并且在所述第一块的阶梯区域和所述第三块的阶梯区域之间，其中，所述贯穿存储器层级通孔区域包括嵌入在电介质填充材料部分中的垂直延伸的贯穿存储器层级通孔结构。13.根据权利要求12所述的半导体结构，还包括：覆盖所述半导体衬底的至少一个下层级电介质层；和平面半导体材料层，其覆盖所述至少一个下层级电介质层并且包括电连接到所述存储器堆叠结构内的垂直半导体沟道的水平半导体沟道。14.根据权利要求13所述的半导体结构，还包括：位于所述半导体衬底上的半导体器件；和下层级金属互连结构，其与所述半导体器件的节点电短路并且嵌入在所述平面半导体材料层下面的至少一个下层级电介质层中，其中，所述贯穿存储器层级通孔结构接触所述下层级金属互连结构。15.根据权利要求14所述的半导体结构，其中：每个存储器堆叠结构包括位于所述导电层的每一层级的垂直堆叠的存储器元件；所述导电层包括用于所述存储器元件的字线；并且所述半导体器件包括配置为控制对相应字线的偏置电压的字线开关器件。16.根据权利要求15所述的半导体结构，还包括：字线接触通孔结构，其延伸穿过覆盖所述第一和第三块的阶梯区域并且接触所述字线的后向阶梯电介质材料部分；和上层级金属互连结构，其使得相应成对的字线接触通孔结构和贯穿存储器层级通孔结构电短路，其中，所述上层级金属互连结构覆盖所述存储器层级组件，并且跨越所述第二块和所述第一和第三块中的一个。17.根据权利要求16所述的半导体结构，其中，所述贯穿存储器层级通孔结构中的每一个接触相应的覆盖上层级金属互连结构。18.根据权利要求16所述的半导体结构，其中，所述半导体衬底上的所述半导体器件的子集位于所述平面半导体材料层的区域下方。19.根据权利要求12所述的半导体结构，其中，所述电介质填充材料部分至少从包括所述存储器层级组件的最顶表面的第一水平面垂直延伸到位于所述存储器层级组件的最底表面下方的第二水平面。20.根据权利要求19所述的半导体结构，还包括平面半导体材料层，其在所述存储器层级组件下面并且包括电连接到所述存储器堆叠结构内的垂直半导体沟道的水平半导体沟道，其中，所述第二水平面位于所述平面半导体材料层的底表面的下方。21.根据权利要求20所述的半导体结构，其中：所述电介质填充材料部分包括延伸穿过所述存储器层级组件和平面半导体材料层的基本垂直的侧壁；所述第一和第三块的每个阶梯区域包括其中每个下层导电层沿着所述第一水平方向比所述存储器层级组件内的任何上层导电层更远地延伸的阶梯；并且每个存储器堆叠结构包括存储器膜和垂直半导体沟道，所述垂直半导体沟道邻接所述存储器层级组件下面的平面半导体材料层内的相应水平沟道。22.根据权利要求21所述的半导体结构，还包括电耦合到所述存储器堆叠结构的漏极区域的多个位线。23.根据权利要求12所述的半导体结构，其中：所述存储器堆叠结构包括垂直NAND器件的存储器元件；所述导电层包括或电连接到所述垂直NAND器件的相应字线；所述半导体衬底包括硅衬底；所述垂直NAND器件包括在所述硅衬底上的单片三维NAND串的阵列；单片三维NAND串的阵列的第一器件层级中的至少一个存储器单元位于单片三维NAND串的阵列的第二器件层级中的另一存储器单元之上；所述硅衬底包含集成电路，所述集成电路包括用于存储器器件的字线驱动器电路和位线驱动器电路；并且单片三维NAND串的阵列包括：多个半导体沟道，其中，所述多个半导体沟道中的每一个的至少一个端部基本上垂直于所述半导体衬底的顶表面延伸；多个电荷存储元件，每个电荷存储元件位于邻近所述多个半导体沟道中的相应一个；以及多个控制栅电极，其具有基本平行于所述半导体衬底的顶表面延伸的条形形状，所述多个控制栅电极至少包括位于所述第一器件层级中的第一控制栅电极和位于所述第二器件层级中的第二控制栅电极。24.一种三维NAND存储器器件，包括：位于衬底上或上方的字线驱动器装置；位于所述字线驱动器装置上方的字线和绝缘层的交替堆叠；延伸穿过所述交替堆叠的多个存储器堆叠结构，每个存储器堆叠结构包括存储器膜和垂直半导体沟道；以及贯穿存储器层级通孔结构，其将第一存储器块中的字线电耦合到所述字线驱动器装置；其中，所述贯穿存储器层级通孔结构延伸穿过位于所述第一存储器块的阶梯区域和另一存储器块的阶梯区域之间的电介质填充材料部分。25.根据权利要求24所述的器件，还包括：字线接触通孔结构，其延伸穿过覆盖所述第一存储器块的阶梯区域的电介质材料部分，并且接触所述第一存储器块中的字线；和上层级金属互连结构，其使得相应成对的字线接触通孔结构和贯穿存储器层级通孔结构电短路，其中，所述上层级金属互连结构覆盖所述交替堆叠，并且跨越所述第一存储器块和电介质填充材料部分；其中，所述第一存储器块的阶梯区域和另一存储器块的阶梯区域在相同的对角线方向上上升。26.一种形成半导体结构的方法，包括：在半导体衬底上形成存储器层级组件，所述存储器层级组件包括至少一个交替堆叠和垂直延伸穿过所述至少一个交替堆叠的存储器堆叠结构；形成多个横向伸长的接触通孔结构通过所述存储器层级组件，其中，所述多个横向伸长的接触通孔结构沿着第一水平方向横向延伸，并且将所述至少一个交替堆叠横向分成多个横向间隔开的块，其中，所述多个块包括一组至少三个相邻块，其依次包括沿着垂直于所述第一水平方向的第二水平方向布置的第一块、第二块和第三块；并且分别包括第一阶梯区域、第二阶梯区域和第三阶梯区域；移除所述第二阶梯区域；以及在移除的第二阶梯区域的区域中形成贯穿存储器层级通孔结构，同时所述第一和第三阶梯区域保持完好。27.根据权利要求26所述的方法，还包括：在所述半导体衬底上形成至少一个下层级电介质层；和在所述至少一个下层级电介质层上形成平面半导体材料层，其中，所述存储器层级组件形成在所述平面半导体材料层上方，并且所述平面半导体材料层包括电连接到所述存储器堆叠结构内的垂直半导体沟道的水平半导体沟道。28.根据权利要求27所述的方法，还包括：在所述半导体衬底上形成半导体器件；和在所述至少一个下层级电介质层的层级形成与所述半导体器件的节点电短路的下层级金属互连结构，其中，所述贯穿存储器层级通孔结构直接形成在所述下层级金属互连结构上。29.根据权利要求28所述的方法，其中：每个存储器堆叠结构包括垂直堆叠的存储器元件；在所述至少一个交替堆叠中形成导电层；所述导电层包括用于所述存储器元件的字线；并且所述半导体器件包括配置为控制对相应字线的偏置电压的字线开关器件。30.根据权利要求29所述的方法，还包括：在所述第一和第三阶梯区域上方形成至少一个后向阶梯电介质材料部分；形成字线接触通孔结构通过所述第一和第三阶梯区域上方并直接在所述第一和第三块中的字线上的至少一个后向阶梯电介质材料部分，同时不在移除的第二阶梯区域的区域上形成任何接触通孔结构；以及在所述存储器层级组件上的相应成对的字线接触通孔结构和贯穿存储器层级通孔结构上形成上层级金属互连结构，其中，所述上层级金属互连结构延伸穿过所述第二块以及所述第一和第三块中的一个。31.根据权利要求29所述的方法，其中，所述平面半导体材料层直接形成在所述半导体衬底上的所述半导体器件的子集上方。32.根据权利要求29所述的方法，还包括：通过在所述第二阶梯区域的区域中形成延伸穿过所述存储器层级组件的贯穿存储器层级开口来移除所述第二阶梯区域；和在所述贯穿存储器层级开口中形成电介质填充材料部分，其中，每个贯穿存储器层级通孔结构通过所述电介质填充材料部分形成。33.根据权利要求32所述的方法，其中，所述贯穿存储器层级开口延伸到所述至少一个下层级电介质材料层中。34.根据权利要求33所述的方法，其中：所述贯穿存储器层级开口包括延伸穿过所述存储器层级组件和平面半导体材料层的基本垂直的侧壁；并且每个存储器堆叠结构包括存储器膜和垂直半导体沟道，所述垂直半导体沟道邻接所述平面半导体材料层内的相应水平沟道。35.根据权利要求32所述的方法，还包括：形成多个交替的相应牺牲层和绝缘层以形成所述至少一个交替堆叠；形成多个沟槽，所述多个沟槽沿着所述第一水平方向横向延伸穿过所述至少一个交替堆叠；有选择性地从所述至少一个交替堆叠通过所述多个沟槽移除所述牺牲层，以在所述绝缘层之间形成多个凹部；在所述凹部中通过所述多个沟槽形成多个导电层；在所述多个沟槽中形成绝缘间隔件；以及在所述多个沟槽中形成多个横向伸长的接触通孔结构。36.根据权利要求35所述的方法，其中：在移除所述第二阶梯区域并形成所述电介质填充材料部分的步骤之后，在所述凹部中通过所述多个沟槽形成多个导电层的步骤发生；移除所述第二阶梯区域的步骤包括移除所述第二阶梯区域中的绝缘层和牺牲层；以及所述导电层不形成在位于所述贯穿存储器层级开口中的电介质填充材料部分中。37.根据权利要求26所述的方法，其中：所述存储器堆叠结构包括垂直NAND器件的存储器元件；所述导电层包括或电连接到所述垂直NAND器件的相应字线；所述半导体衬底包括硅衬底；所述垂直NAND器件包括在所述硅衬底上的单片三维NAND串的阵列；单片三维NAND串的阵列的第一器件层级中的至少一个存储器单元位于单片三维NAND串的阵列的第二器件层级中的另一存储器单元之上；所述硅衬底包含集成电路，所述集成电路包括用于存储器器件的字线驱动器电路和位线驱动器电路；并且单片三维NAND串的阵列包括：多个半导体沟道，其中，所述多个半导体沟道中的每一个的至少一个端部基本上垂直于所述半导体衬底的顶表面延伸；多个电荷存储元件，每个电荷存储元件位于邻近所述多个半导体沟道中的相应一个；以及多个控制栅电极，其具有基本平行于所述半导体衬底的顶表面延伸的条形形状，所述多个控制栅电极至少包括位于所述第一器件层级中的第一控制栅电极和位于所述第二器件层级中的第二控制栅电极。38.一种半导体结构，包括：存储器层级组件，其位于半导体衬底之上并包括至少一个交替堆叠和垂直延伸穿过所述至少一个交替堆叠的存储器堆叠结构，其中，所述至少一个交替堆叠包括相应绝缘层和相应导电层的交替层；多个横向伸长的接触通孔结构，其垂直延伸穿过所述存储器层级组件，沿着第一水平方向横向延伸，并且将所述至少一个交替堆叠横向分成多个横向间隔开的块，其中，所述多个块包括一组三个相邻块，其依次包括沿着垂直于所述第一水平方向的第二水平方向布置的第一块、第二块和第三块；贯穿存储器层级通孔区域，其位于邻近所述第二块的纵向端部并且在所述第一块的阶梯区域和所述第三块的阶梯区域之间，其中，所述贯穿存储器层级通孔区域包括嵌入在电介质填充材料部分中的垂直延伸的贯穿存储器层级通孔结构；以及字线开关器件，其位于垂直延伸的贯穿存储器层级通孔结构和电介质填充材料部分之下的贯穿存储器层级通孔区域中的衬底上或上方。39.根据权利要求38所述的半导体结构，还包括：覆盖所述半导体衬底的至少一个下层级电介质层；和下层级金属互连结构，其与所述半导体器件的节点电短路并且嵌入在所述至少一个下层级电介质层中，其中，所述贯穿存储器层级通孔结构接触所述下层级金属互连结构。40.根据权利要求39所述的半导体结构，其中：每个存储器堆叠结构包括位于所述导电层的每一层级的垂直堆叠的存储器元件；所述导电层包括用于所述存储器元件的字线；并且所述字线开关器件配置为控制对相应字线的偏置电压。41.根据权利要求40所述的半导体结构，还包括：字线接触通孔结构，其延伸穿过覆盖所述第一和第三块的阶梯区域的后向阶梯电介质材料部分，并且接触所述字线；和上层级金属互连结构，其使得相应成对的字线接触通孔结构和贯穿存储器层级通孔结构电短路，其中，所述上层级金属互连结构覆盖所述存储器层级组件，并且跨越所述第二块和所述第一和第三块中的一个。42.根据权利要求41所述的半导体结构，其中，所述贯穿存储器层级通孔结构中的每一个接触相应的覆盖上层级金属互连结构。43.根据权利要求38所述的半导体结构，其中：所述电介质填充材料部分包括延伸穿过所述存储器层级组件的基本垂直的侧壁；所述第一和第三块的每个阶梯区域包括其中每个下层导电层沿着所述第一水平方向比所述存储器层级组件内的任何上层导电层更远地延伸的阶梯；并且每个存储器堆叠结构包括存储器膜和垂直半导体沟道，所述垂直半导体沟道邻接所述存储器层级组件下面的衬底内的相应水平沟道。44.根据权利要求43所述的半导体结构，还包括电耦合到所述存储器堆叠结构的漏极区域的多个位线。45.根据权利要求38所述的半导体结构，其中：所述存储器堆叠结构包括垂直NAND器件的存储器元件；所述导电层包括或电连接到所述垂直NAND器件的相应字线；所述半导体衬底包括硅衬底；所述垂直NAND器件包括在所述硅衬底上的单片三维NAND串的阵列；单片三维NAND串的阵列的第一器件层级中的至少一个存储器单元位于单片三维NAND串的阵列的第二器件层级中的另一存储器单元之上；所述硅衬底包含集成电路，所述集成电路包括用于存储器器件的字线驱动器电路和位线驱动器电路；并且单片三维NAND串的阵列包括：多个半导体沟道，其中，所述多个半导体沟道中的每一个的至少一个端部基本上垂直于所述半导体衬底的顶表面延伸；多个电荷存储元件，每个电荷存储元件位于邻近所述多个半导体沟道中的相应一个；以及多个控制栅电极，其具有基本平行于所述半导体衬底的顶表面延伸的条形形状，所述多个控制栅电极至少包括位于所述第一器件层级中的第一控制栅电极和位于所述第二器件层级中的第二控制栅电极。46.一种三维NAND存储器器件，包括：位于衬底上或上方的字线驱动器装置；位于所述字线驱动器装置上方的字线和绝缘层的交替堆叠；延伸穿过所述交替堆叠的多个存储器堆叠结构，每个存储器堆叠结构包括存储器膜和垂直半导体沟道；以及贯穿存储器层级通孔结构，其将第一存储器块中的字线电耦合到所述字线驱动器装置；其中，所述贯穿存储器层级通孔结构延伸穿过位于所述第一存储器块的阶梯区域和另一存储器块的阶梯区域之间的电介质填充材料部分，并且所述字线驱动器装置位于所述贯穿存储器层级通孔结构和电介质填充材料部分之下。47.根据权利要求46所述的器件，还包括：字线接触通孔结构，其延伸穿过覆盖所述第一存储器块的阶梯区域并且接触所述第一存储器块中的字线的电介质材料部分；和上层级金属互连结构，其使得相应成对的字线接触通孔结构和贯穿存储器层级通孔结构电短路，其中，所述上层级金属互连结构覆盖所述交替堆叠，并且跨越所述第一存储器块和电介质填充材料部分。48.一种形成半导体结构的方法，包括：在半导体衬底上形成存储器层级组件，所述存储器层级组件包括至少一个交替堆叠和垂直延伸穿过所述至少一个交替堆叠的存储器堆叠结构；形成多个横向伸长的接触通孔结构通过所述存储器层级组件，其中，所述多个横向伸长的接触通孔结构沿着第一水平方向横向延伸，并且将所述至少一个交替堆叠横向分成多个横向间隔开的块，其中，所述多个块包括一组至少三个相邻块，其依次包括沿着垂直于所述第一水平方向的第二水平方向布置的第一块、第二块和第三块；并且分别包括第一阶梯区域、第二阶梯区域和第三阶梯区域；移除所述第二阶梯区域；在移除的第二阶梯区域的区域中的衬底上或上方形成字线开关器件；以及在移除的第二阶梯区域的区域中形成贯穿存储器层级通孔结构，同时所述第一和第三阶梯区域保持完好。49.根据权利要求48所述的方法，还包括：在所述半导体衬底上形成至少一个下层级电介质层；和在所述至少一个下层级电介质层的层级形成与所述字线开关器件的节点电短路的下层级金属互连结构，其中，所述贯穿存储器层级通孔结构直接形成在所述下层级金属互连结构上。50.根据权利要求49所述的方法，其中：每个存储器堆叠结构包括存储器元件的垂直堆叠；在所述至少一个交替堆叠中形成导电层；所述导电层包括用于所述存储器元件的字线；并且所述字线开关器件配置为控制对相应字线的偏置电压。51.根据权利要求50所述的方法，还包括：在所述第一和第三阶梯区域上方形成至少一个后向阶梯电介质材料部分；形成字线接触通孔结构通过所述第一和第三阶梯区域上方的至少一个后向阶梯电介质材料部分并直接在所述第一和第三块中的字线上，同时不在移除的第二阶梯区域的区域上形成任何接触通孔结构；以及在所述存储器层级组件上的相应成对的字线接触通孔结构和贯穿存储器层级通孔结构上形成上层级金属互连结构，其中，所述上层级金属互连结构延伸穿过所述第二块以及所述第一和第三块中的一个。52.根据权利要求50所述的方法，还包括：通过在所述第二阶梯区域的区域中形成延伸穿过所述存储器层级组件的贯穿存储器层级开口来移除所述第二阶梯区域；和在所述贯穿存储器层级开口中形成电介质填充材料部分，其中，每个贯穿存储器层级通孔结构形成通过所述电介质填充材料部分。53.根据权利要求52所述的方法，其中，所述贯穿存储器层级开口延伸到所述至少一个下层级电介质材料层中。54.根据权利要求53所述的方法，其中：所述贯穿存储器层级开口包括延伸穿过所述存储器层级组件的基本垂直的侧壁；并且每个存储器堆叠结构包括存储器膜和垂直半导体沟道，所述垂直半导体沟道邻接所述衬底内的相应水平沟道。55.根据权利要求54所述的方法，还包括：形成多个交替的相应牺牲层和绝缘层以形成所述至少一个交替堆叠；形成多个沟槽，所述多个沟槽沿着所述第一水平方向横向延伸穿过所述至少一个交替堆叠；通过所述多个沟槽有选择性地从所述至少一个交替堆叠移除所述牺牲层，以在所述绝缘层之间形成多个凹部；在所述凹部中通过所述多个沟槽形成多个导电层；在所述多个沟槽中形成绝缘间隔件；以及在所述多个沟槽中形成多个横向伸长的接触通孔结构。56.根据权利要求55所述的方法，其中：在移除所述第二阶梯区域并形成所述电介质填充材料部分的步骤之后，发生在所述凹部中通过所述多个沟槽形成多个导电层的步骤；移除所述第二阶梯区域的步骤包括移除所述第二阶梯区域中的绝缘层和牺牲层；以及所述导电层不形成在位于所述贯穿存储器层级开口中的电介质填充材料部分中。57.根据权利要求48所述的方法，其中：所述存储器堆叠结构包括垂直NAND器件的存储器元件；所述导电层包括或电连接到所述垂直NAND器件的相应字线；所述半导体衬底包括硅衬底；所述垂直NAND器件包括在所述硅衬底上的单片三维NAND串的阵列；单片三维NAND串的阵列的第一器件层级中的至少一个存储器单元位于单片三维NAND串的阵列的第二器件层级中的另一存储器单元之上；所述硅衬底包含集成电路，所述集成电路包括用于存储器器件的字线驱动器电路和位线驱动器电路；并且单片三维NAND串的阵列包括：多个半导体沟道，其中，所述多个半导体沟道中的每一个的至少一个端部基本上垂直于所述半导体衬底的顶表面延伸；多个电荷存储元件，每个电荷存储元件位于邻近...
【专利技术属性】
技术研发人员：F富山，Y水谷，小川裕之，Y降幡，J于，J卡伊，J刘，J阿尔斯梅尔，
申请(专利权)人：桑迪士克科技有限责任公司，
类型：发明
国别省市：美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。