包括突起焊盘的半导体存储器装置制造方法及图纸

公开了一种半导体存储器装置，该半导体存储器装置可包括：衬底，其包括单元阵列区和接触区；和堆叠结构，其包括交替地堆叠在衬底上的多个绝缘层和多个栅电极。堆叠结构在接触区中可包括阶梯式结构。所述多个栅电极中的每一个可包括包含阶梯式结构中的阶梯的对应的焊盘单元。焊盘单元中的至少一个可包括基础焊盘和基础焊盘上的突起焊盘。突起焊盘可位于基础焊盘的表面的垂直于对应的栅电极的延伸方向的两条边之间并且与所述两条边间隔开。

【技术实现步骤摘要】
包括突起焊盘的半导体存储器装置相关申请的交叉引用本申请要求于2016年12月9日在韩国知识产权局提交的韩国专利申请No.10-2016-0167935的优先权，该申请的全部内容以引用方式并入本文中。
本专利技术构思的实施例涉及半导体存储器装置，并且更具体地说，涉及包括阶梯式结构的半导体存储器装置。
技术介绍
可提高半导体存储器装置的集成度以满足消费者对性能和价格的需求。就2D或平面半导体存储器装置而言，由于主要通过单位存储器单元占据的面积来确定集成度，因此集成度可极大地受到微图案形成技术的水平的影响。为了实现微图案，可使用高价设备，并且作为结果，2D半导体存储器装置的集成度会受限。为了提高集成度，3D半导体存储器装置可包括按照3D排列的存储器单元。该
技术介绍
部分中公开的以上信息仅用于增强对本专利技术的背景的理解，因此，其可包含不构成现有技术的信息。
技术实现思路
本专利技术构思的实施例可提供具有提高的可靠性的半导体存储器装置。根据本专利技术构思的一些实施例，提供了半导体存储器装置。一种半导体存储器装置可包括：衬底，其包括单元阵列区和接触区；和堆叠结构，其包括交替地堆叠在衬底上的多个绝缘层和多个栅电极。堆叠结构在接触区中可包括阶梯式结构。所述多个栅电极中的每一个可包括包含阶梯式结构中的阶梯的对应的焊盘单元。焊盘单元中的至少一个可包括基础焊盘和基础焊盘上的突起焊盘。突起焊盘可位于基础焊盘的表面的与对应的栅电极的延伸方向垂直的两条边之间并且与所述两条边间隔开。根据本专利技术构思的一些实施例，提供了半导体存储器装置。一种半导体存储器装置可包括：衬底，其包括单元阵列区和接触区；和堆叠结构，其包括交替地堆叠在衬底上的多个绝缘层和多个栅电极。堆叠结构可包括接触区中的阶梯式结构。所述多个栅电极中的每一个可包括包含阶梯式结构中的阶梯的对应的焊盘单元。焊盘单元中的至少一个可包括基础焊盘和基础焊盘上的突起焊盘。基础焊盘的最上表面可包括与突起焊盘重叠的第一区和不与突起焊盘重叠的第二区。第一区和第二区可在栅电极的延伸方向上排列。根据本专利技术构思的一些实施例，提供了半导体存储器装置。一种半导体存储器装置可包括：衬底，其包括衬底的上表面中的单元阵列区和接触区。所述半导体存储器装置可包括在垂直于衬底的上表面的竖直方向上堆叠在衬底的上表面上的多个栅电极。所述多个栅电极可在平行于衬底的上表面的延伸方向上从单元阵列区延伸至接触区，并且可包括接触区中的按照阶梯式结构暴露出来的对应的基础焊盘区。所述基础焊盘区可包括与对应的栅电极的上表面共面的对应的上表面。所述半导体存储器装置可包括在竖直方向上从至少一个对应的基础焊盘区延伸的至少一个突起焊盘。所述至少一个突起焊盘的垂直于延伸方向的边可在延伸方向上相对于所述至少一个对应的基础焊盘区的对应的边偏离，以暴露出所述至少一个对应的基础焊盘区的一部分。根据一些实施例，半导体存储器装置可提高接触区中的可靠性。附图说明图1是示出根据本专利技术构思的一些实施例的半导体存储器装置的平面图的示意性构造的框图。图2是根据本专利技术构思的一些实施例的半导体存储器装置的框图。图3是示出根据本专利技术构思的一些实施例的半导体存储器装置的单元阵列的电路图。图4A是根据本专利技术构思的一些实施例的半导体存储器装置的部分区的平面图，图4B是沿着图4A的线b-b’截取的剖视图，并且图4C是示出图4B的部分C的放大图。图5、图6和图7是示出根据本专利技术构思的一些实施例的半导体存储器装置的接触区的部分组件的透视图。图8和图9是示出根据本专利技术构思的一些实施例的半导体存储器装置的剖视图。图10、图11、图12、图13、图14、图15、图16、图17和图18是示出根据本专利技术构思的一些实施例的制造半导体存储器装置的方法的中间操作的剖视图。图19是示意性地示出包括根据本专利技术构思的一些实施例的半导体存储器装置的电子系统的框图。具体实施方式在下文中将参照其中示出了本专利技术构思的示例性实施例的附图更加全面地描述本专利技术构思。本专利技术构思及其实现方法将从以下将参照附图更详细地描述的示例性实施例中变得清楚。然而，本专利技术构思的实施例可按照不同形式实施，并且不应理解为限于本文阐述的实施例。相反，提供这些实施例以使得本公开将是彻底和完整的，并且将把本专利技术构思的范围完全传递给本领域技术人员。如本文所用，除非上下文清楚地另有指示，否则单数形式“一个”、“一”和“该”旨在同样包括复数形式。应该理解，当元件被称作“连接”或“耦接”至另一元件时，其可直接连接至或结合至另一元件，或者可存在中间元件。如本文所用，术语“和/或”包括相关所列项中的一个或多个的任何和所有组合。还应该理解，术语“包括”、“包括……的”、“包含”和/或“包含……的”，在本文中使用时，指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。相似地，应该理解，当诸如层、区或衬底的元件被称作“连接至”另一元件或者“位于”另一元件“上”时，其可直接连接至所述另一元件或者直接位于所述另一元件上，或者可存在中间元件。相反，术语“直接”意指不存在中间元件。另外，可通过作为本专利技术构思的理想示意图的剖视图来描述在具体实施方式中描述的实施例。因此，可根据制造技术和/或可允许的误差修改示意图的形状。因此，本专利技术构思的实施例不限于示意图中示出的特定形状，而是可包括可根据制造工艺生成的其它形状。本文中解释和示出的本专利技术构思的实施例可包括它们的互补对应部分。相同的附图标记或者相同的参考指示符在说明书中始终指示相同的元件。图1是示出根据本专利技术构思的一些实施例的半导体存储器装置的平面图的示意性构造的框图。图2是根据本专利技术构思的一些实施例的半导体存储器装置的框图。下文中，将参照图1和图2描述根据本专利技术构思的一些实施例的半导体存储器装置的示意性构造。参照图1，根据本专利技术构思的一些实施例的半导体存储器装置可包括单元阵列区(CAR)和外围电路区。外围电路区可包括行解码器区ROWDCR、页缓冲器区PBR、列解码器区COLDCR和接触区CTR。接触区CTR可位于单元阵列区CAR与行解码器区ROWDCR之间。参照图1和图2，包括多个存储器单元的存储器单元阵列1可在单元阵列区CAR中。存储器单元阵列1还可包括与多个存储器单元电连接的多条字线和位线。存储器单元阵列1可包括作为数据擦除单元的多个存储器块BLK0至BLKn。稍后可更详细地描述存储器单元阵列1。用于选择存储器单元阵列1的字线的行解码器2可在行解码器区ROWDCR中。将存储器单元阵列1与行解码器2电连接的布线结构可在接触区CTR中。行解码器2可根据地址信息来选择存储器单元阵列1的存储器块BLK0至BLKn之一并且选择所选择的存储器块的字线之一。用于读取存储在存储器单元中的信息的页缓冲器3可在页缓冲器区PBR中。页缓冲器3可根据操作模式临时存储将被存储在存储器单元中的数据或者感测存储在存储器单元中的数据。页缓冲器3可在编程操作模式中作为写驱动器电路进行操作，并且在读操作模式中作为读出放大器电路进行操作。与存储器单元阵列1的位线连接的列解码器4可在列解码器区COLDCR中。列解码器4可提供页缓冲器3与外部装置(例如，存储器控制器)之间的数据传输路径。下本文档来自技高网...

【技术保护点】
1.一种半导体存储器装置，包括：衬底，其包括单元阵列区和接触区；和堆叠结构，其包括交替地堆叠在所述衬底上的多个绝缘层和多个栅电极，所述堆叠结构包括所述接触区中的阶梯式结构，其中，所述多个栅电极中的每一个包括包含所述阶梯式结构中的阶梯的对应的焊盘单元，其中，所述焊盘单元中的至少一个包括基础焊盘和所述基础焊盘上的突起焊盘，并且其中，所述突起焊盘位于所述基础焊盘的表面的垂直于对应的栅电极的延伸方向的两条边之间并且与所述两条边间隔开。

【技术特征摘要】
2016.12.09 KR 10-2016-01679351.一种半导体存储器装置，包括：衬底，其包括单元阵列区和接触区；和堆叠结构，其包括交替地堆叠在所述衬底上的多个绝缘层和多个栅电极，所述堆叠结构包括所述接触区中的阶梯式结构，其中，所述多个栅电极中的每一个包括包含所述阶梯式结构中的阶梯的对应的焊盘单元，其中，所述焊盘单元中的至少一个包括基础焊盘和所述基础焊盘上的突起焊盘，并且其中，所述突起焊盘位于所述基础焊盘的表面的垂直于对应的栅电极的延伸方向的两条边之间并且与所述两条边间隔开。2.根据权利要求1所述的半导体存储器装置，其中，所述突起焊盘接触所述基础焊盘的所述表面的面积小于所述基础焊盘的所述表面的面积。3.根据权利要求1所述的半导体存储器装置，其中，所述突起焊盘包括位于所述基础焊盘上的岛形。4.根据权利要求1所述的半导体存储器装置，其中，所述焊盘单元中的两个邻近的焊盘单元之间的最小距离大于位于所述两个邻近的焊盘单元之间的绝缘层的厚度。5.根据权利要求1所述的半导体存储器装置，其中，所述突起焊盘的侧部在平行于所述栅电极的所述延伸方向的方向上与所述基础焊盘的侧部共面。6.根据权利要求1所述的半导体存储器装置，其中，所述突起焊盘位于所述基础焊盘的所述表面的平行于所述栅电极的所述延伸方向的两条边之间并且与所述两条边间隔开。7.根据权利要求6所述的半导体存储器装置，其中，在所述阶梯式结构中，所述焊盘单元在所述栅电极的所述延伸方向上阶梯式地倾斜，并且在垂直于所述栅电极的所述延伸方向的方向上阶梯式地倾斜。8.根据权利要求1所述的半导体存储器装置，其中，所述焊盘单元包括不包括所述突起焊盘的至少一个焊盘单元。9.根据权利要求8所述的半导体存储器装置，其中，不包括所述突起焊盘的所述至少一个焊盘单元包括：不包括所述突起焊盘的所述焊盘单元中的邻近于所述衬底的至少一个焊盘单元和不包括所述突起焊盘的所述焊盘单元中的邻近于最上面的绝缘层的至少一个焊盘单元。10.根据权利要求1所述的半导体存储器装置，其中，包括突起焊盘的所述焊盘单元中的至少一个包括邻近于最上面的绝缘层的第一焊盘单元和邻近于所述衬底的第二焊盘单元，并且其中，邻近于最上面的绝缘层的第一焊盘单元的突起焊盘的宽度大于邻近于衬底的第二焊盘单元的突起焊盘的宽度。11.根据权利要求1所述的半导体存储器装置，还包括所述接触区中的所述焊盘单元上的辅助绝缘层。12.根据权利要求11所述的半导体存储器装置，其中，所述辅助绝缘层接触所述基础焊盘的所述表面和所述焊盘单元的侧表面。13.根据权利要求11所述的半导体存储器装置，其中，所述辅助绝缘层的最上表面和所述突起焊盘的最上表面彼此共面。14.根据权利要求11所述的半导体存储器装置，其中，所述辅助绝缘层包括第一绝缘材料，并且所述多个绝缘层包括所述第一绝缘材料。15.根据权利要求1所述的半导体存储器装置，还包括位于所述焊盘单元中的每一个上的对应的连接线接触插塞。16.根据权利要求1所述的半导体存储器装置，还包括穿过所述单元阵列区中的所述堆叠结构的竖直图案结构。17.一种半导体存储器装...

【专利技术属性】
技术研发人员：金光洙，张世美，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR