片内基准时钟自动选择电路制造技术

一种片内基准时钟自动选择电路，包括片内基准时钟模块、片外时钟信号、输入电源、上电复位模块、时钟计数模块、时钟选择模块，其中，片内基准时钟模块产生片内基准时钟信号，上电复位模块在有输入电源时产生上电复位信号，时钟计数模块在上电复位信号跳变时检测片外时钟信号的时钟沿的个数，当时钟沿个数未达到预设值时，时钟选择模块选择片内基准时钟信号作为输出时钟，否则选择片外时钟信号作为输出时钟。

【技术实现步骤摘要】
片内基准时钟自动选择电路
本专利技术涉及一种选择电路，特别涉及一种片内基准时钟自动选择电路。
技术介绍
随着集成电路行业的不断发展，系统的集成度也越来越高，很多集成电路芯片上集成了片内基准时钟模块，片内基准时钟模块通过片上电路产生片内基准时钟信号，不依赖于片外的石英晶体，以达到降低成本、减少体积的目的。而为了保持兼容性，这些集成电路芯片也保留有片外时钟信号输入，这就涉及到对时钟信号的选择，为了实现片外时钟和片内基准时钟之间的切换，就需要时钟选择信号来完成，现有技术的时钟选择信号一般为静态信号，由用户按照需要提前配置，以确定是使用片内基准时钟信号还是片外时钟信号作为芯片的片内时钟源，其不能根据片外时钟信号的有无来自动产生时钟选择信号。
技术实现思路
本专利技术所要解决的技术问题在于，在系统正常上电之后，来完成对片外时钟信号有无的检测，并且根据其检测的结果自动选择是使用片内基准时钟信号还是片外时钟信号作为芯片的片内时钟源。本专利技术解决其技术问题所采用的技术方案是：本专利技术提出一种片内基准时钟自动选择电路，包括片内基准时钟模块、上电复位模块、时钟计数模块、时钟选择模块，其特征在于：片内基准时钟模块产生片内基准时钟信号，片内基准时钟信号连接着时钟选择模块的输入端0，片外时钟信号连接着时钟计数模块，片外时钟信号连接着时钟选择模块的输入端1，输入电源连着上电复位模块，上电复位模块输出上电复位信号，上电复位信号连接着时钟计数模块，时钟计数模块输出时钟选择信号，时钟选择信号连接着时钟选择模块，时钟选择模块根据时钟选择信号择一的将输入端0的信号或输入端1的信号输出为输出时钟。优选地，所述片内基准时钟模块的频率基准由片上电路产生，不使用外接石英晶体。优选地，所述时钟计数模块检测片外时钟信号的上升沿个数，当上升沿个数未达到预设值时，控制时钟选择模块输出输入端0的信号，否则输出输入端1的信号。优选地，所述时钟计数模块根据上电复位信号在上电时开始检测片外时钟信号的上升沿个数。本专利技术的有益效果是，通过时钟计数模块来对片外时钟信号的上升沿的计数，来控制时钟选择模块，使其输出相应的时钟信号，其电路结构简单，易于集成。附图说明下面结合附图和实施例对本专利技术进一步说明。图1为本专利技术整体模块图其中：101片内基准时钟模块102时钟计数模块103时钟选择模块104上电复位模块16输入电源11输出时钟12片外时钟信号13片内基准时钟信号14时钟选择信号15上电复位信号具体实施方式本专利技术提供一种片内基准时钟自动选择电路，如图1所示。其包含的模块有：片内基准时钟模块101、时钟计数模块102、时钟选择模块103、上电复位模块104。连接方式：片内基准时钟模块101的输出片内基准时钟信号13接时钟选择模块103的0输入端，片外时钟信号12接时钟选择模块103的1输入端，片外时钟信号12也接到时钟计数模块102，输入电源16接上电复位模块104，上电复位模块104的输出上电复位信号15接时钟计数模块102，时钟计数模块102的输出时钟选择信号14接时钟选择模块103。工作原理：输入电源16在有电源输入时，并且达到系统正常工作电压后，上电复位模块104的输出上电复位信号15就会产生跳变沿，时钟计数模块102在上电复位信号15跳变时对片外时钟信号12的上升沿进行计数，产生时钟选择信号14，来对输出时钟进行选择，当时钟选择信号14为0时，选择0输入端的时钟信号作为输出时钟，当时钟选择信号14为1时，选择1输入端的时钟信号作为输出时钟。片外时钟信号12没有时钟信号输入时，输入电源16完成正常上电，上电复位模块104的输出上电复位信号15就会产生跳变，由于时钟计数模块102没有片外时钟信号12的输入，也就是其检测不到时钟信号的上升沿，故其输出时钟选择信号14一直为0，时钟选择模块103选择0输入端的时钟信号作为其输出时钟，此时输出时钟11的输出信号为片内基准时钟信号13。片外时钟信号12有时钟信号输入时，输入电源16完成正常上电，上电复位模块104的输出上电复位信号15就会产生跳变，时钟计数模块102开始对片外时钟信号12时钟沿进行计数，当时钟上升沿个数达到预设值之后，其输出时钟选择信号14会从0跳变到1，这时时钟选择模块103会选择1输入端的时钟信号作为其输出时钟，此时输出时钟11的输出信号为片外时钟信号12。以上所述，仅是本专利技术的较佳实施例而已，并非对本专利技术作任何形式上的限制，凡是依据本专利技术的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本专利技术技术方案的范围内。综上所述，本专利技术在结构设计、使用实用性及成本效益上，完全符合产业发展所需，且所揭示的结构亦是具有前所未有的创新构造，具有新颖性、创造性、实用性，符合有关新型专利要件的规定，故依法提起申请。本文档来自技高网...

【技术保护点】
一种片内基准时钟自动选择电路，包括片内基准时钟模块、上电复位模块、时钟计数模块、时钟选择模块，其特征在于：片内基准时钟模块产生片内基准时钟信号，片内基准时钟信号连接着时钟选择模块的输入端0，片外时钟信号连接着时钟计数模块，片外时钟信号连接着时钟选择模块的输入端1，输入电源连着上电复位模块，上电复位模块输出上电复位信号，上电复位信号连接着时钟计数模块，时钟计数模块输出时钟选择信号，时钟选择信号连接着时钟选择模块，时钟选择模块根据时钟选择信号择一的将输入端0的信号或输入端1的信号输出为输出时钟。

【技术特征摘要】
1.一种片内基准时钟自动选择电路，包括片内基准时钟模块、上电复位模块、时钟计数模块、时钟选择模块，其特征在于：片内基准时钟模块产生片内基准时钟信号，片内基准时钟信号连接着时钟选择模块的输入端0，片外时钟信号连接着时钟计数模块，片外时钟信号连接着时钟选择模块的输入端1，输入电源连着上电复位模块，上电复位模块输出上电复位信号，上电复位信号连接着时钟计数模块，时钟计数模块输出时钟选择信号，时钟选择信号连接着时钟选择模块，时钟选择模块根据时钟选择信号择一的将输入端0的信号或输入端1的信号输...

【专利技术属性】
技术研发人员：毛金平，赵伟，吴挺，王元龙，
申请(专利权)人：天津瑞发科半导体技术有限公司，
类型：发明
国别省市：天津,12