一种维持固定脉冲的时钟同步电路制造技术

本发明专利技术涉及一种维持固定脉冲的时钟同步电路，包括外部时钟处理模块和振荡器模块，外部时钟处理模块包括施密特触发器、上升沿检测单元、外部时钟检测单元和第一RS触发器，施密特触发器、上升沿检测单元、外部时钟检测单元、第一RS触发器的输入端和输出端顺次连接，振荡器模块包括上升沿标识信号产生单元、下降沿标识信号产生单元和振荡信号产生单元，上升沿标识信号产生单元和下降沿标识信号产生单元的输出端连接振荡信号产生单元的输入端，上升沿标识信号产生单元的输入端和下降沿标识信号产生单元的输入端连接振荡信号产生单元的输出端。本电路保证时钟脉冲宽度不变，适用于开关电源电路。

【技术实现步骤摘要】
一种维持固定脉冲的时钟同步电路
本专利技术涉及一种时钟同步电路，具体地说是一种用于开关电源PWM控制的维持固定脉冲的时钟同步电路，属于集成电路

技术介绍
对于传统时钟同步电路，当无外部时钟接入即V_sync=0时，内部振荡器自振产生时钟信号OSC，具体输入输出波形图如图1所示。当接入外部时钟V_sync同步时，时钟信号OSC的脉宽会与外部时钟保持一致，不能保持恒定，具体输入输出波形图如图2所示。在开关电源的PWM控制电路中常包含有传统时钟同步电路，如图3所示为一种BUCK型开关电源的PWM控制原理图，可看到时钟信号OSC和占空比信号V_duty分别作为图3所示原理图中第一RS触发器的置位和复位信号。由伏秒定律得出，BUCK型开关电源PWM控制信号V_pwm的占空比为，可见D由输出输入的比值决定且与其他内部信号无关。然而，对于其中的时钟同步电路，如果接入的外部时钟使得时钟信号OSC的脉宽很大时，将使得V_pwm的占空比D同时受时钟信号OSC和占空比信号V_duty的控制，具体参见附图4所示。
技术实现思路
本专利技术正是针对现有时钟同步电路中存在的时钟信号不同步的问题，提供一种维本文档来自技高网...

【技术保护点】
一种维持固定脉冲的时钟同步电路，其特征在于：包括外部时钟处理模块和振荡器模块，所述外部时钟处理模块包括施密特触发器、上升沿检测单元、外部时钟检测单元和第一RS触发器，所述施密特触发器的输入端引出作为外部时钟处理模块的信号输入端，施密特触发器的输出端连接上升沿检测单元的输入端，上升沿检测单元的输出端连接外部时钟检测单元的输入端，外部时钟检测单元的输出端连接第一RS触发器的输入端，第一RS触发器的输出端引出作为外部时钟处理模块的信号输出端；所述振荡器模块包括上升沿标识信号产生单元、下降沿标识信号产生单元和振荡信号产生单元，所述外部时钟处理模块的信号输出端连接上升沿标识信号产生单元的输入端，上升沿标...

【技术特征摘要】
1.一种维持固定脉冲的时钟同步电路，其特征在于：包括外部时钟处理模块和振荡器模块，所述外部时钟处理模块包括施密特触发器、上升沿检测单元、外部时钟检测单元和第一RS触发器，所述施密特触发器的输入端引出作为外部时钟处理模块的信号输入端，施密特触发器的输出端连接上升沿检测单元的输入端，上升沿检测单元的输出端连接外部时钟检测单元的输入端，外部时钟检测单元的输出端连接第一RS触发器的输入端，第一RS触发器的输出端引出作为外部时钟处理模块的信号输出端；所述振荡器模块包括上升沿标识信号产生单元、下降沿标识信号产生单元和振荡信号产生单元，所述外部时钟处理模块的信号输出端连接上升沿标识信号产生单元的输入端，上升沿标识信号产生单元的输出端和下降沿标识信号产生单元的输出端连接振荡信号产生单元的输入端，上升沿标识信号产生单元的输入端和下降沿标识信号产生单元的输入端连接振荡信号产生单元的输出端，振荡信号产生单元的输出端引出作为振荡器模块的信号输出端，振荡器模块的信号输出端输出时钟信号OSC。2.如权利要求1所述的一种维持固定脉冲的时钟同步电路，其特征在于，所述上升沿标识信号产生单元包括第一MOS晶体管、第一电容、第二MOS晶体管、第三MOS晶体管、第一比较器、第一三级反相器、第一或非门、第一反相器，第一MOS晶体管的栅极引出作为上升沿标识信号产生单元的外接时钟控制端并连接外部时钟处理模块的信号输出端，第一MOS晶体管的源极接地，第二MOS晶体管和第三MOS晶体管的漏极共联后连接到第一比较器的反相输入端，第一MOS晶体管的漏极以及第一电容的一端均连接第一比较器的反相输入端，第二MOS晶体管的栅极接入时钟频率控制信号V_rt，第二MOS晶体管的源极接入电源VCC，第一电容的另一端以及第三MOS晶体管的源极接地，第三MOS晶体管的栅极引出作为上升沿标识信号产生单元的输入端并连接振荡信号产生单元的输出端，第一比较器的正相输入端接入基准信号V_ref，第一比较器的输出端连接第一三级反相器的输入端，第一三级反相器的输出端连接第一或非门的一个输入端，第一或非门的另一个输入端连接上升沿检测单元的输出端，第一或非门的输出端连接第一反相器的输入端，第一反相器的输出端引出作为上升沿标识信号产生单元的输出端并连接振荡信号产生单元的输入端。3.如权利要求2所述的一种维持固定脉冲的时钟同步电路，其特征在于，所述下降沿标识信号产生单元包括恒定电流源、第四MOS晶体管、第二反相器、第二电容、第二比较器、第二三级反相器，恒定电流源接入第四MOS晶体管的漏极，第二反相器的输入端引出作为下降沿标识信号产生单元的输入端并连接振荡信号产生单元的输出端，第二反相器的输出端连接第四MOS晶体管的栅极，第四MOS晶体管的漏极连接第二比较器的反相输入端，第四MOS晶体管的源极接地，第二电容的一端接入第二比较器的反相输入端，第二电容的另一端接地，第二比较器的正相输入端接入基准信号V_ref，第二比较器的输出端连接第二三级反相器的输入端，第二三级反相器的输出端引出作为下降沿标识信号产生单元的输出端并连接振荡信号产生单元的输入端。4.如权利要求3所述的一种维持固定脉冲的时钟同...

【专利技术属性】
技术研发人员：邹颖，丁国华，谭在超，罗寅，
申请(专利权)人：苏州锴威特半导体有限公司，
类型：发明
国别省市：江苏,32