用于数字LLC转换器的相移时钟制造技术

本公开的技术可以数字地生成驱动器信号，驱动器信号具有分辨率比可以通过简单地对系统时钟的时钟周期进行计数实现的分辨率更精细的周期(或频率)。驱动器信号可以被配置为基于单个输出时钟信号来触发，单个输出时钟信号可以相对于主系统时钟被移相。时钟相移电路可以相对于主系统时钟将输出时钟信号的相移增加至任何分数。基于经移相的输出时钟而生成的驱动器信号可以实现在控制一些脉宽调制电路(诸如，LLC转换器)时所期望的频率的高分辨率。

【技术实现步骤摘要】
用于数字LLC转换器的相移时钟
本公开涉及生成用于频率调制电路的控制信号。
技术介绍
一些频率调制电路的输出功率相对于输入频率的转移曲线较陡。输入信号中的较小频率变化可能会导致较大的输出变化，因此，可能需要对输入信号频率进行精确控制。在一些示例中，通过对系统时钟的整个时钟周期进行计数来生成输入信号可能不会产生足够精细以用于精确地控制输入信号频率的分辨率。一些提高分辨率的技术也可能会增加系统功耗或增加系统复杂性和成本。
技术实现思路
在一个示例中，本公开涉及一种系统，该系统包括：主输入时钟；时钟相移电路，被配置为：输出第二时钟信号，其中，第二时钟信号频率是与主输入时钟频率近似相同的频率，并且增加第二时钟信号相对于主输入时钟的相移；以及控制单元，被配置为：接收第二时钟信号，以预定频率生成驱动器信号，其中，第二时钟信号相对于主输入时钟的相移设置主输入时钟频率与预定频率之间的频率比的分数部分。在另一示例中，本公开涉及一种时钟电路，该时钟电路包括：电容器；电容器放电时段，其中，该电容器放电时段包括持续时间，该持续时间包括在电容器放电时段开始与电容器放电时段结束之间的时间；充电电流单元，该充电电流单元被配置为生成处于多个安培数水平的充电电流，其中：该充电电流在预定充电时间内对电容器进行充电，并且预定充电时间被同步至主输入时钟，该主输入时钟限定主输入时钟频率；放电电流单元，该放电电流单元被配置为：以固定的恒定放电电流对电容器进行放电，在预定充电时间结束后，以预定延迟开始电容器放电时段；以及比较器，该比较器被配置为响应于检测到跨电容器的电压越过指示电容器放电时段结束的预定阈值，输出触发信号；以及其中，时钟电路被配置为：生成第二时钟信号，其中，第二时钟信号包括相对于主输入时钟的相移，并且电容器放电时段的持续时间确定相移。在另一示例中，本公开涉及一种方法，该方法包括：由时钟相移电路接收主时钟输入信号，其中，该主时钟输入信号包括主时钟输入信号频率；由时钟相移电路确定电容器充电电流；由时钟相移电路利用电容器充电电流在预定充电时间内对电容器进行充电，其中，预定充电时间被同步至主时钟输入信号；由时钟相移电路利用固定的放电电流对电容器进行放电；由时钟相移电路确定放电时段，其中，放电时段是电容器的电压达到阈值电压所需的时间量；由时钟相移电路输出第二时钟信号，其中：第二时钟信号频率与主时钟输入信号频率近似相等，该第二时钟信号包括相对于主输入时钟的相移，并且放电时段确定相移。在下面的附图和描述中陈述了本公开的一个或者多个示例的细节。本公开的其它特征、目标和优点将通过描述和附图以及通过权利要求书而变得显而易见。附图说明图1A是描绘了经移相的时钟信号的定时图，经移相的时钟信号用于在预定时间以比主输入时钟频率更精细的分辨率传送示例驱动器信号。图1B是图示出根据本公开的一种或多种技术的包括时钟相移电路的示例驱动器信号生成系统的概念示意框图。图2A是图示出根据本公开的一种或多种技术的用于利用时钟相移电路来生成驱动器信号的示例系统的概念示意框图。图2B是图示出图2A的LLC转换器控制系统的示例操作的定时图。图3是图示出根据本公开的一种或多种技术的可以用来实施相移时钟的一部分的一个示例电路的示意图。图4是图示出如图3所描绘的振荡器电路的操作的定时图。图5是图示出通过利用四个振荡器电路来增加第二输出时钟信号的相移的示例的定时图。图6是图示出主输入时钟的多个周期以及相移如何响应于充电电流安培数水平从一个周期到另一个周期而增加的定时图。图7是图示出根据本公开的用于生成经移相的时钟信号的技术的流程图。具体实施方式在本公开中描述的系统、电路和技术可以数字地生成驱动器信号，驱动器信号具有分辨率比可以通过简单地对系统时钟的时钟周期进行计数实现的分辨率更精细的周期(或频率)。驱动器信号可以被配置为基于单个输出时钟信号而触发，该单个输出时钟信号可以相对于主系统时钟被移相。时钟相移电路可以将输出时钟的相移增加至主系统时钟周期的任何分数。该系统可以使用经移相的输出时钟来生成具有高分辨率的频率的驱动器信号。这种驱动器信号的一些示例应用可以包括生成频率调制功率转换器(如LLC转换器或LCC转换器或其它频率调制电路等)的导通时间或半周期。一个具体示例可以包括用于高压DC至AC转换的LLC转换器，然而，本公开的技术可以用于对驱动器信号的频率具有精细分辨率要求的任何应用。因为LLC转换器的转移曲线(即输出功率相对于输入频率)非常陡，所以较小的频率变化可能会导致较大的输出变化。因此，可能需要非常精确地控制用于LLC转换器和其它谐振转换器的信号的频率。用于为LLC转换器数字地生成导通时间和半周期控制信号的一种简单的技术是：对时钟周期进行计数并且选择高得足以满足所需的频率分辨率的时钟频率。例如，50MHz到100MHz的主系统时钟可以生成用于以50kHz到100kHz操作的LLC转换器的半周期信号。在该示例中，半周期的持续时间的分辨率可以在0.2％的量级，该分辨率对于大多数应用而言足够好。可以使用一些抖动来提高分辨率。然而，抖动可能具有在输出电流上的不希望的噪声方面的缺点。为了在一些电路中利用更高功率密度要求，功率转换器可以以更高的频率操作。在磁学和更快切换方面取得的改进(诸如氮化镓(GaN)开关)可以支持更高频率的转换器。这些更高频率的电路可能需要利用比更低频率的电路更精确的定时来发送控制信号。高频率的功率转换器可能需要在1MHz或者更大量级的半周期信号。直接从50MHz的时钟生成1MHz的半周期驱动器信号可能会产生百分之四(4％)的分辨率，该分辨率不足以操作1MHz的LLC转换器以得到可接受的性能。切换至更高频率的系统时钟可能具有功耗更高的缺点，因此，对于实现高总体系统效率没有吸引力。更高频率的主时钟还可能会导致在电路设计以及避免电磁干扰(EMI)的屏蔽方面的费用增加，电磁干扰在利用更高频率的系统时钟的情况下更常见。通过小相移将更低频率的系统时钟划分为分数部分是一种以高分辨率生成脉宽调制(PWM)控制信号的技术。作为示例，一种特定的技术可以包括多路复用器和大量的延迟元件，以从大量经移相的信号中进行选择。延迟锁相环(DLL)可以调整所有延迟元件的总延迟时间以匹配系统时钟的周期。多路复用器和DLL技术可允许直接选择期望的延迟，但可能具有的缺点是DLL较为复杂且需要稳定时间。另一示例方法可以测量未调整的延迟的数量，这些延迟与一个时钟周期适配，并通过未调整的延迟的数量来划分期望的延迟。该技术可能具有以下缺点：可能需要一些开销数的延迟元件用于部件公差以及温度漂移，并且可能需要对每个PWM周期进行一次划分。在本公开中，单个经移相的时钟(其可以增加相对于主输入时钟的相移的量)可以具有复杂性更低的优点并且包括比其它技术更少的部件。基于经移相的时钟生成的驱动器信号可以实现在对脉宽调制电路(诸如，LLC转换器)进行控制时需要的高频率分辨率。图1A是描绘了经移相的时钟信号的定时图，经移相的时钟信号用于在预定时间以比主输入时钟频率更精细的分辨率传送示例驱动器信号。示例驱动器信号40A在预定时间处根据经移相的时钟PS_CLK的定时开始和停止，该预定时间位于主输入时钟50的脉冲之间。换言之，在作为主时本文档来自技高网...

【技术保护点】
一种系统，所述系统包括：主输入时钟；时钟相移电路，所述时钟相移电路被配置为：输出第二时钟信号，其中第二时钟信号频率是与主输入时钟频率近似相同的频率，并且增加所述第二时钟信号相对于所述主输入时钟的相移；以及控制单元，所述控制单元被配置为：接收所述第二时钟信号，以预定频率生成驱动器信号，其中所述第二时钟信号相对于所述主输入时钟的相移设置所述主输入时钟频率与所述预定频率之间的频率比的分数部分。

【技术特征摘要】
2016.05.12 US 15/153,4941.一种系统，所述系统包括：主输入时钟；时钟相移电路，所述时钟相移电路被配置为：输出第二时钟信号，其中第二时钟信号频率是与主输入时钟频率近似相同的频率，并且增加所述第二时钟信号相对于所述主输入时钟的相移；以及控制单元，所述控制单元被配置为：接收所述第二时钟信号，以预定频率生成驱动器信号，其中所述第二时钟信号相对于所述主输入时钟的相移设置所述主输入时钟频率与所述预定频率之间的频率比的分数部分。2.根据权利要求1所述的系统，其中，所述驱动器信号的所述预定频率包括通过对时钟周期进行计数而生成的整数部分和通过对所述第二时钟信号的相位进行移位而生成的所述分数部分。3.根据权利要求2所述的系统，其中，所述整数部分包括通过对所述第二时钟信号的时钟周期进行计数而生成的所述主输入时钟的倍数。4.根据权利要求1所述的系统，其中，当所述相移超过360度的倍数时，所述第二时钟信号不包含间断点或短脉冲。5.根据权利要求1的系统，其中，所述时钟相移电路基于相位控制字来增加所述相移。6.根据权利要求1的系统，其中，所述时钟相移电路还被配置为在当不存在时间事件的时间期间增加相位，并且在当存在时间事件的时间期间固定相位。7.根据权利要求1所述的系统，其中，所述驱动器信号是LLC半桥驱动器信号。8.根据权利要求1所述的系统，其中，所述第二时钟信号的所述相移的增量相对于所述主输入时钟增加。9.一种时钟电路，所述时钟电路包括：电容器；电容器放电时段，其中所述电容器放电时段包括持续时间，所述持续时间包括在所述电容器放电时段开始与所述电容器放电时段结束之间的时间；充电电流单元，所述充电电流单元被配置为生成处于多个安培数水平的充电电流，其中：所述充电电流在预定充电时间内对所述电容器进行充电，并且所述预定充电时间被同步至主输入时钟，所述主输入时钟限定主输入时钟频率；放电电流单元，所述放电电流单元被配置为：以固定的恒定放电电流对所述电容器进行放电，在所述预定充电时间结束后，以预定延迟开始所述电容器放电时段；以及比较器，所述比较器被配置为响应于检测到跨所述电容器的电压越过指示所述电容器放电时段结束的预定阈值，输出触发信号；以及其中，所述时钟电路被配置为：生成第二时钟信号，其中所述第二时钟信号包括相对于所述主输入时钟的相移，并且所述电容器放电时段的所述持续时间确定所述相移。10.根据权利要求9所述的时钟电路，其中，来自所述比较器的所述触发信号改变所述第二时钟信号的状态。11.根据权利要求9所述的时钟电路，其中，所述主时钟包括...

【专利技术属性】
技术研发人员：M·费尔特克勒，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：发明
国别省市：奥地利,AT